導(dǎo)語：如何才能寫好一篇數(shù)字集成電路，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

數(shù)字集成電路低功耗優(yōu)化設(shè)計(jì)

隨著科技的不斷發(fā)展和進(jìn)步，在集成電路領(lǐng)域當(dāng)中，數(shù)字集成電路的增長(zhǎng)速度飛快，在各種新技術(shù)的應(yīng)用之下，集成電路系統(tǒng)的集成度和復(fù)雜度也有了很大的提升。對(duì)著移動(dòng)設(shè)備、便攜設(shè)備的廣泛應(yīng)用，使得數(shù)字集成電路面臨著越來越嚴(yán)峻的功耗問題。因此，在數(shù)字集成電路的未來發(fā)展當(dāng)中，低功耗優(yōu)化設(shè)計(jì)已經(jīng)成為一個(gè)主要的發(fā)展趨勢(shì)，在數(shù)字集成電路的工藝制造、電路設(shè)計(jì)等方面，都發(fā)揮著巨大的作用。

一、低功耗優(yōu)化設(shè)計(jì)的方法和技術(shù)

對(duì)于可移動(dòng)、便攜式的數(shù)字系統(tǒng)來說，功耗具有很大的作用。因此在設(shè)計(jì)數(shù)字電路的時(shí)候，應(yīng)當(dāng)分析其功耗問題。在設(shè)計(jì)數(shù)字集成電路的過程中，要對(duì)功耗、面積、性能等加以考慮。而在這些方面，存在著相互關(guān)聯(lián)和約束的關(guān)系。因此，在對(duì)數(shù)字電路性能加以滿足的前提下，對(duì)設(shè)計(jì)方案和技術(shù)進(jìn)行選擇，從而實(shí)現(xiàn)低功耗優(yōu)化設(shè)計(jì)。具體來說，應(yīng)當(dāng)平衡性能、面積、功耗方面的關(guān)系，防止發(fā)生浪費(fèi)的情況。對(duì)專用集成電路進(jìn)行高效應(yīng)用，對(duì)結(jié)構(gòu)和算法進(jìn)行優(yōu)化，同時(shí)對(duì)工藝和器件進(jìn)行改進(jìn)。

二、數(shù)字集成電路的低功耗優(yōu)化設(shè)計(jì)

1、門級(jí)

在數(shù)字集成電路的低功耗優(yōu)化設(shè)計(jì)中，門級(jí)低功耗優(yōu)化設(shè)計(jì)技術(shù)具有較為重要的作用，其中包含著很多不同的技術(shù)，例如路徑平衡、時(shí)許調(diào)整、管腳置換、們尺寸優(yōu)化、公因子提取、單元映射等。其中，單元映射是在設(shè)計(jì)電路中，在邏輯單元、門級(jí)網(wǎng)表之間，進(jìn)行合理的布局布線。公因子提取法能夠?qū)壿嬌疃冗M(jìn)行降低、對(duì)電路翻轉(zhuǎn)進(jìn)行減小、對(duì)邏輯網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化從而降低功耗。路徑平衡則是針對(duì)不同路徑的延遲時(shí)間，對(duì)其進(jìn)行改變，從而降低功耗。

2、系統(tǒng)級(jí)

系統(tǒng)級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括了軟硬件劃分、功耗管理、指令優(yōu)化等技術(shù)。其中，軟硬件劃分主要是對(duì)硬件和軟件在抽象描述的監(jiān)督，對(duì)其電路邏輯功能加以實(shí)現(xiàn)，通過對(duì)方案的綜合對(duì)比，選擇低功耗優(yōu)化設(shè)計(jì)方案。功耗管理是針對(duì)電路設(shè)計(jì)不同的工作模式，將空閑模塊掛起，從而降低功耗。而指令優(yōu)化則包含指令壓縮、指令編碼優(yōu)化、指令集提取等，通過對(duì)讀取速度、密度的提升，使功耗得到降低。

3、版圖級(jí)

在版圖級(jí)低功耗優(yōu)化設(shè)計(jì)中，需要對(duì)互聯(lián)、器件等同時(shí)進(jìn)行優(yōu)化，對(duì)著集成電路工藝的發(fā)展，器件尺寸的減小，功耗也就自然降低。同時(shí)由于具有更快的開關(guān)速度，因此可以根基不同情況，在電路設(shè)計(jì)中選擇合適的器件進(jìn)行優(yōu)化。而對(duì)于系統(tǒng)來說，互聯(lián)作為連接器件的導(dǎo)線，對(duì)于系統(tǒng)性能也有著很大的影響。在信號(hào)布線的過程中，可以增加關(guān)鍵、時(shí)鐘、地、電源等信號(hào)以及高活動(dòng)性信號(hào)的橫截面，從而降低功耗和延時(shí)。

4、算法級(jí)

在算法級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，需要對(duì)速度、面積、功耗等約束條件加以考慮，從而對(duì)電路體系編碼、結(jié)構(gòu)等進(jìn)行優(yōu)化。在通常情況下，為了提升電路質(zhì)量、降低電路功耗，會(huì)采用提高速度、增加面積等方法來實(shí)現(xiàn)。算法級(jí)低功耗優(yōu)化設(shè)計(jì)與門級(jí)、寄存器傳輸級(jí)不同，這兩者都是對(duì)電路的基本結(jié)構(gòu)首先進(jìn)行確定，然后對(duì)電路結(jié)構(gòu)再進(jìn)行低功耗優(yōu)化調(diào)整。在算法級(jí)低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括并行結(jié)構(gòu)、流水線、總線編碼、預(yù)計(jì)算等技術(shù)。

5、電路級(jí)

在電路級(jí)低功耗優(yōu)化設(shè)計(jì)中，NMOS管陣列構(gòu)成的PDN完成了邏輯功能，其中只需要少量額晶體管，具有較快的開關(guān)速度，同時(shí)由于具有較低的負(fù)載電容，不存在短路電流。在電源與第之間，沒有電流通路，因此不會(huì)產(chǎn)生靜態(tài)功耗，對(duì)于總體功耗的降低有著很大的幫助。同時(shí)，在應(yīng)用的異步電路當(dāng)中，在穩(wěn)定狀態(tài)時(shí)，輸入信號(hào)才會(huì)翻轉(zhuǎn)，從而避免了輸入信號(hào)之間的競(jìng)爭(zhēng)冒險(xiǎn)，也避免了功耗浪費(fèi)。

6、工藝級(jí)

在工藝級(jí)低功耗優(yōu)化設(shè)計(jì)中，主要包括按比例縮小、封裝等技術(shù)。隨著技術(shù)的發(fā)展，系統(tǒng)擁有了更高的集成度，器件尺寸得以減小、電容得以降低，在芯片之間，通信量也有所下降，因此功耗也能夠得到有效的控制。其中主要包括了互連線、晶體管的按比例縮小。芯片應(yīng)當(dāng)進(jìn)行封裝，充分與外界相隔離，從而避免外界雜質(zhì)造成腐蝕，降低其電氣性能。而在封裝過程中，對(duì)于芯片功耗有著很大的影響。通過合理的進(jìn)行封裝，能夠更好的進(jìn)行散熱，從而是功耗得到降低。

7、寄存器傳輸級(jí)

在設(shè)計(jì)數(shù)字集成電路的過程中，寄存器傳輸級(jí)是一種同步數(shù)字電路的抽象模型，根據(jù)存儲(chǔ)器、寄存器、總線、組合邏輯裝置等邏輯單元之間數(shù)字信號(hào)的流動(dòng)所建立的。在當(dāng)前的數(shù)字設(shè)計(jì)中，工作流程是寄存器傳輸級(jí)上的主要設(shè)計(jì)，根據(jù)寄存器傳輸級(jí)的描述，邏輯綜合工具對(duì)低級(jí)別的電路描述進(jìn)行構(gòu)建。在寄存器傳輸級(jí)的低功耗優(yōu)化設(shè)計(jì)當(dāng)中，主要包括了門控時(shí)鐘、存儲(chǔ)器分塊訪問、操作數(shù)隔離、操作數(shù)變形、寄存器傳輸級(jí)代碼優(yōu)化等方法。

隨著科技的不斷發(fā)展，在當(dāng)前社會(huì)中，越來越多的移動(dòng)設(shè)備和便攜設(shè)備出現(xiàn)在人們的生活中，因此，數(shù)字集成電路也正在得到更加廣泛的應(yīng)用。而在電路設(shè)計(jì)當(dāng)中，功耗問題始終是一個(gè)較為重點(diǎn)的問題，因此，應(yīng)當(dāng)對(duì)數(shù)字集成電路進(jìn)行低功耗優(yōu)化設(shè)計(jì)，從而降低電路功耗，提升電路效率。

參考文獻(xiàn)：

[1]桑紅石，張志，袁雅婧，陳鵬.數(shù)字集成電路物理設(shè)計(jì)階段的低功耗技術(shù).微電子學(xué)與計(jì)算機(jī)，2011（04）.

[2]鄧芳明，何怡剛，張朝龍，馮偉，吳可汗.低功耗全數(shù)字電容式傳感器接口電路設(shè)計(jì).儀器儀表學(xué)報(bào)，2014（05）.

篇2

關(guān)鍵詞：數(shù)字IC芯片；軟故障；硬故障；外部電路

數(shù)字集成電路現(xiàn)廣泛應(yīng)用于自動(dòng)控制、信號(hào)處理、計(jì)算機(jī)和廣播電視設(shè)備等電子領(lǐng)域，檢查數(shù)字集成電路故障，要確認(rèn)是數(shù)字集成電路本身故障，還是元器件故障，需從各個(gè)方面來觀察集成塊工作狀態(tài)是否正常，以便正確、有效地判斷故障的所在。數(shù)字IC芯片主要有TTL和CMOS兩大類，它們的故障現(xiàn)象各式各樣，下面就各種數(shù)字IC芯片的故障現(xiàn)象作一個(gè)歸納。

一. 數(shù)字IC芯片的軟故障

（1）.芯片的速度不好。一個(gè)芯片的執(zhí)行速度是指一組正確的輸入經(jīng)過芯片之后得到一組正確并且穩(wěn)定的輸出所需要的時(shí)間。這個(gè)時(shí)間由幾個(gè)部分組成：輸入信號(hào)有效電平（低電平或高電平）達(dá)到穩(wěn)定并送入芯片所需要的時(shí)間；信號(hào)在芯片內(nèi)部通過邏輯變換，傳輸所需要的延時(shí)時(shí)間；輸出信號(hào)開始輸出并達(dá)到穩(wěn)定電平所用的時(shí)間。如果某個(gè)芯片的門延時(shí)過長(zhǎng)，產(chǎn)生的信號(hào)雖邏輯上正確，但較長(zhǎng)時(shí)間后電平仍不穩(wěn)定，或者不滿足時(shí)序要求，有所偏移，便會(huì)產(chǎn)生不穩(wěn)定性故障或隨機(jī)故障。

（2）.芯片的驅(qū)動(dòng)有力差。一個(gè)普通的TTL芯片和TTL芯片接口兼容的芯片均有其“扇出”約定，即一個(gè)芯片可直接驅(qū)動(dòng)的TTL芯片的個(gè)數(shù)。通常的TTL芯片的扇出值為8，如果在電路設(shè)計(jì)時(shí)未注意芯片的內(nèi)部工作特性，造成芯片的扇出值不滿足額定指標(biāo)，就會(huì)造成如下故障：系統(tǒng)或某個(gè)局部電路在連接設(shè)備較少時(shí)系統(tǒng)完全正常，但隨著設(shè)備的增加系統(tǒng)的工作會(huì)不正常，甚至根本無法工作。

（3）抗干擾能力較差。如果在設(shè)計(jì)系統(tǒng)時(shí)板體的布線和芯片安排不合理，便極易產(chǎn)生這種故障。例如，芯片的電源線和地線在板體上的布線寬度過小、線與線之間的距離過近（線間的干擾與傳輸?shù)男盘?hào)頻率及信號(hào)強(qiáng)度呈指數(shù)關(guān)系）或芯片的性能不好，均會(huì)造成抗干擾能力差。出現(xiàn)這種故障時(shí)，輕者當(dāng)系統(tǒng)接近干擾源時(shí)故障發(fā)生頻繁，而遠(yuǎn)離干擾源或在系統(tǒng)與干擾源之間加入一個(gè)金屬屏蔽層時(shí)，故障次數(shù)減少或消失；較嚴(yán)重者必須在電路中設(shè)法加入抗干擾的濾波電容、焊接“明線”加粗板體上的布線。

（4）熱穩(wěn)定性不好。所謂熱穩(wěn)定性不好是指機(jī)器在開始時(shí)運(yùn)行完全正常，而運(yùn)行一段時(shí)間后，即當(dāng)機(jī)器內(nèi)部的溫度升高或者室內(nèi)溫度升高后，便出現(xiàn)故障；將機(jī)器關(guān)好，冷卻一段時(shí)間后再開機(jī)，機(jī)器又可正常運(yùn)行，之后故障再出現(xiàn)。熱穩(wěn)定性不好在以分離元件為主的設(shè)備中出現(xiàn)較多，在以集成電路為主的設(shè)備中相對(duì)較少，如果使用的測(cè)試檢查手段正確，檢查也不困難。此外，也有“冷穩(wěn)定性”不好的現(xiàn)象，即當(dāng)溫度低時(shí)機(jī)器故障出現(xiàn)，而溫度升高時(shí)機(jī)器才可正常工作，我們也將這種現(xiàn)象歸為熱穩(wěn)定性不好。

（5）芯片之間匹配性差。由于在各種集成電路芯片設(shè)計(jì)時(shí)已經(jīng)考慮屋不同類型的芯片之間接口信號(hào)的兼容性，所以通常不同的芯片之間的連接并無繁雜的要求或約定。但一個(gè)芯片產(chǎn)生的輸出信號(hào)要去驅(qū)動(dòng)另一個(gè)或幾個(gè)芯片時(shí)，信號(hào)在傳輸過程中會(huì)有微小的抖動(dòng)。如果在電路設(shè)計(jì)時(shí)未考慮到這種抖動(dòng)，則會(huì)因信號(hào)的抖動(dòng)而產(chǎn)生故障。產(chǎn)生這種故障時(shí)，輸出芯片和輸入芯片本身均無故障，如將其放在電路及芯片完全相同的另一個(gè)板上，可能完全正常。我們稱這種故障為芯片間的匹配性故障。

二.數(shù)字IC芯片的硬故障

我們把各種芯片（中小規(guī)模的TTL芯片、大規(guī)模集成電路芯片和門陣芯片）的邏輯功能錯(cuò)稱為硬故障。如果該芯片的功能是正常的，則一組正確的輸入信號(hào)通過芯片必產(chǎn)生與其對(duì)應(yīng)的輸出信號(hào)。反之，如果這個(gè)芯片對(duì)于正確的輸入信號(hào)得不到正確的輸出結(jié)果，則稱這種故障為邏輯功能錯(cuò)或邏輯錯(cuò)。一個(gè)芯片出現(xiàn)這種故障，其原因有可能是芯片內(nèi)部的組件有錯(cuò)、組件間連接布線短路或開路、內(nèi)部邏輯電路與芯片的輸入/輸出引腳脫焊等。因芯片內(nèi)部結(jié)構(gòu)很復(fù)雜，一般很難通過輸入/輸出邏輯錯(cuò)誤找出芯片內(nèi)部什么地方出現(xiàn)故障，但是由于其故障現(xiàn)象比較明顯，因此這種故障的檢查比較容易。數(shù)字IC硬故障又分為兩類：由數(shù)字IC的內(nèi)部電路故障引起的邏輯功能錯(cuò)和由數(shù)字IC外部電路故障引起的邏輯功能錯(cuò)。

1. 數(shù)字IC的內(nèi)部電路故障：

a. 芯片擊穿。所謂芯片擊穿是指芯片的某一對(duì)或某一組輸入/輸出引腳之間呈現(xiàn)完全導(dǎo)通（短路）狀態(tài)（無論芯片的內(nèi)部邏輯關(guān)系如何，均不應(yīng)有輸入/輸出腳之間完全導(dǎo)通現(xiàn)象），有時(shí)則表現(xiàn)為個(gè)別引腳或多個(gè)引腳與電源引腳或地線引腳直接導(dǎo)通。

b. 引線開路，在數(shù)字IC內(nèi)部控制電路的故障中，封裝內(nèi)連接線開路是最常見的形式之一。如果輸入引線斷開，則表現(xiàn)為功能不正常，如果這些輸出進(jìn)入到三態(tài)總線，將引起邏輯混淆。

c. 引線短路。數(shù)字IC電路內(nèi)部另一種常見硬故障是引線對(duì)地短路。

2.數(shù)字IC外部電路故障。

篇3

關(guān)鍵詞：RFID；ISO/IEC 14443-A；電子標(biāo)簽；DES

Digital Integrated Circuit of Passive Tag Based on the Protocol of 14443-A

YU Wulong,MENG Ying

(School of Information Science and Technology,huhai College of Beijing Institute of Technology,huhai,519085,Chinaオ

Abstract：According to the protocol of IS0/IEC 14443-A,the circuit design and function test of the passive tagare finished.As a result,the balance among area,speed and power consumption is achieved.Based on the technics of 0.35 μm,the result indicates the area of 36 877.75 μm2 and the power consumption of 30.845 8 mW completely meet the performance requirement of chip.

eywords：RFID;ISO/IEC 14443-A;electronical tag;DES オ

在無線通信中數(shù)據(jù)的傳輸在空間進(jìn)行，因此無源電子標(biāo)簽的數(shù)據(jù)通信涉及通信和信息安全等技術(shù)，其中信息的安全性是無源電子標(biāo)簽設(shè)計(jì)時(shí)需要解決的核心問題。適應(yīng)于無源電子標(biāo)簽的通信協(xié)議有多種，其中ISO/IEC 14443協(xié)議是目前應(yīng)用較廣的協(xié)議［1］。本文采用這一協(xié)議在安全性設(shè)計(jì)基礎(chǔ)上，完成無源電子標(biāo)簽數(shù)字集成電路芯片的設(shè)計(jì)。

1 芯片的電路結(jié)構(gòu)

根據(jù)ISO/IEC 14443-A協(xié)議對(duì)標(biāo)簽通信的規(guī)定，本文設(shè)計(jì)的無源電子標(biāo)簽數(shù)字電路芯片的結(jié)構(gòu)如圖1所示，主要由通信安全、信息安全、存儲(chǔ)以及控制等4個(gè)單元組成，圖1同時(shí)給出各個(gè)單元中所需子電路模塊的組成結(jié)構(gòu)。

由于電子標(biāo)簽采用的半雙工通信方式，為減小芯片面積，本文采用復(fù)用的方法對(duì)各單元的子電路模塊進(jìn)行設(shè)計(jì)。在信道層次上，將加密/解密子電路模塊復(fù)用，將校驗(yàn)碼的生成和校驗(yàn)子電路模塊復(fù)用；在子電路模塊內(nèi)部層次上，將計(jì)數(shù)器以及鎖存器等電路復(fù)用。

電子標(biāo)簽以被動(dòng)方式通過天線的感應(yīng)獲得能量，如果電路的功耗過大，將出現(xiàn)能量不足和信號(hào)不穩(wěn)定等狀態(tài)，因此本文采用門控時(shí)鐘技術(shù)和控制電路節(jié)點(diǎn)跳變方法降低所設(shè)計(jì)電子標(biāo)簽的功耗。在結(jié)構(gòu)層次上，以門控時(shí)鐘取代原始時(shí)鐘，為子電路模塊提供時(shí)鐘信號(hào)；在子電路模塊內(nèi)部層次上，控制電路系統(tǒng)內(nèi)部各觸發(fā)器和鎖存器輸出的跳變次數(shù)。

2 控制單元以及存儲(chǔ)單元

考慮到系統(tǒng)任務(wù)的復(fù)雜度，控制單元調(diào)度任務(wù)的工作由主控制和從協(xié)議控制2個(gè)子電路模塊協(xié)同完成。主控制子電路模塊用于協(xié)調(diào)通信安全、信息安全以及存儲(chǔ)等單元中各子電路模塊，為從協(xié)議控制子電路模塊做準(zhǔn)備；從協(xié)議控制子電路模塊用于完成預(yù)設(shè)的通信方案。

由于本文設(shè)定標(biāo)簽接收和發(fā)送的最大字節(jié)數(shù)為32位，而各子電路模塊的接口總線為8位，為了協(xié)調(diào)電路系統(tǒng)發(fā)送存儲(chǔ)數(shù)據(jù)和加密操作的時(shí)序，控制單元設(shè)置了一由28個(gè)字節(jié)構(gòu)成的寄存器組，作為虛擬RAM，以暫存數(shù)據(jù)。

標(biāo)簽操作的數(shù)據(jù)存放在存儲(chǔ)單元的E2PROM電路中，為了與總線接口配合，存儲(chǔ)單元中包含了接口電路，以完成控制單元與E2PROM之間的總線轉(zhuǎn)換。

3 通信安全單元

在無線通信過程中，由于信號(hào)容易受到突發(fā)的偶然因素和系統(tǒng)本身使用特點(diǎn)的影響產(chǎn)生干擾［2］，考慮到電子標(biāo)簽的半雙工通信方式及其成本，本文在通信安全單元的設(shè)計(jì)中，采用數(shù)據(jù)編碼技術(shù)、信道編碼技術(shù)和防沖突訪問控制等3種技術(shù)進(jìn)行檢錯(cuò)。通過改進(jìn)米勒碼解碼器對(duì)接收信號(hào)進(jìn)行解碼，并以曼徹斯特碼編碼器對(duì)發(fā)送信號(hào)進(jìn)行編碼。

通信安全單元既需要生成信道循環(huán)冗余校驗(yàn)碼和奇校驗(yàn)碼，又要對(duì)接收的信道校驗(yàn)碼進(jìn)行校驗(yàn)，這2個(gè)功能具有相同的電路結(jié)構(gòu)，數(shù)據(jù)以比特流的形式傳輸，因此可采用功能復(fù)用方法設(shè)計(jì)循環(huán)冗余校驗(yàn)和奇校驗(yàn)?zāi)K子電[LL]路。本文同時(shí)基于面向位沖突幀的樹型搜索算法的防沖突訪問機(jī)制［3］，設(shè)計(jì)防沖突訪問控制子電路模塊。

4 信息安全單元

對(duì)無源電子標(biāo)簽信息的安全性造成威脅的因素有人為和客觀2種，結(jié)合本文研制的電子標(biāo)簽存儲(chǔ)的數(shù)據(jù)量較少特點(diǎn)，信息安全單元可采用如下技術(shù)設(shè)計(jì)：

(1 采用基于DES（Data Encryption Standard）密碼體系的CFB方式設(shè)計(jì)加密協(xié)處理器，使有效數(shù)據(jù)加密后才在信道中傳輸；

(2 采用基于DES密碼體系的三重相互認(rèn)證機(jī)制，使閱讀器和電子標(biāo)簽可分別確認(rèn)對(duì)方操作的合法性。

[BT3]4.1 密碼體系的優(yōu)化設(shè)計(jì)

DES密碼體系CFB方式的設(shè)計(jì)核心是加密函數(shù)，其結(jié)構(gòu)以及優(yōu)化方案可由圖2所示體系給出。主要包括初始置換、逆初始置換、循環(huán)結(jié)構(gòu)以及置換選擇A的優(yōu)化設(shè)計(jì)。

如果以連線方法實(shí)現(xiàn)初始置換的位映射關(guān)系，不僅使版圖的布局布線工作量增大，而且連線占用面積也較大，因此，本文采用移位寄存器方法［4］實(shí)現(xiàn)初始置換的功能?？紤]到初始置換表中每一列的值分別對(duì)應(yīng)每一輸入字節(jié)的位2，4，6，8和位1，3，5，7，而且這里設(shè)定的接口總線寬為1個(gè)字節(jié)，所以可將初始置換表按照如下矩陣進(jìn)行轉(zhuǎn)換：

{初始置換表}＝{初始置換的每一列}×{每個(gè)字節(jié)由低位到高位排列}

而且，每一位數(shù)據(jù)分別存儲(chǔ)在8個(gè)移位寄存器的第一個(gè)位置，當(dāng)接收到1個(gè)字節(jié)，各移位寄存器的內(nèi)容均右移一位，于是便可得到圖2中的初始置換電路結(jié)構(gòu)。類似地，逆初始置換也以移位寄存器的方法實(shí)現(xiàn)位映射關(guān)系。

考慮到研制芯片中時(shí)鐘周期的裕度較大，因此，采用兩次循環(huán)結(jié)構(gòu)展開和二級(jí)流水線相結(jié)合的技術(shù)設(shè)計(jì)循環(huán)結(jié)構(gòu)，實(shí)現(xiàn)了在面積和速度上取得較好平衡的目標(biāo)，其結(jié)構(gòu)的優(yōu)化方法在如圖2中一并給出。

對(duì)置換選擇A，將其置換表中的數(shù)值分成上下2部分，每部分?jǐn)?shù)據(jù)按照每行8位的格式排列，并將上半部分的前4位數(shù)據(jù)和下半部分的后4位數(shù)據(jù)合成為1個(gè)字節(jié)，而且對(duì)經(jīng)過置換選擇的密鑰進(jìn)行循環(huán)左移，結(jié)構(gòu)如圖2中的置換選擇A電路結(jié)構(gòu)所示。

4.2 三重相互認(rèn)證機(jī)制

由于信息安全單元采用對(duì)稱密鑰DES密碼體系對(duì)數(shù)據(jù)進(jìn)行加解密，閱讀器和標(biāo)簽具有相同的密鑰，因此，可采用基于DES密碼體系的三重認(rèn)證機(jī)制確保數(shù)據(jù)的真實(shí)性。閱讀器和標(biāo)簽只有經(jīng)過相互認(rèn)證后，才能對(duì)存儲(chǔ)的數(shù)據(jù)和參數(shù)進(jìn)行操作，主要步驟包括：

(1 閱讀器發(fā)送“認(rèn)證查詢口令”到標(biāo)簽，標(biāo)簽產(chǎn)生一隨機(jī)數(shù)RA，加密后反饋回閱讀器；

(2 閱讀器產(chǎn)生一隨機(jī)數(shù)RB，并且使用共同的密鑰，將RA和RB加密成數(shù)據(jù)塊Token1并發(fā)送給標(biāo)簽，標(biāo)簽對(duì)收到的Token1解密，并將從中取得的RA與原先發(fā)送的RA比較，一致時(shí)，將收到的RB加密成數(shù)據(jù)塊Token2，并反饋回閱讀器，進(jìn)一步確認(rèn)雙方的合法身份；

(3 閱讀器對(duì)收到的Token2解密，并將從中取得的RB與原先發(fā)送的RB比較，一致時(shí)，則發(fā)送身份確認(rèn)命令到標(biāo)簽，標(biāo)簽響應(yīng)并確認(rèn)。

5 驗(yàn)證平臺(tái)

為檢驗(yàn)所設(shè)計(jì)數(shù)字集成電路芯片的通信功能，本文設(shè)計(jì)了相應(yīng)的驗(yàn)證平臺(tái)，結(jié)構(gòu)如圖3所示。

測(cè)試向量發(fā)生器用于產(chǎn)生各測(cè)試向量，為芯片提供輸入信號(hào)；閱讀器數(shù)據(jù)發(fā)送器將測(cè)試向量轉(zhuǎn)換為電子標(biāo)簽數(shù)字集成電路能夠識(shí)別的幀格式；響應(yīng)分析器用于偵查所設(shè)計(jì)芯片的響應(yīng)是否為輸入信號(hào)要求的反饋。

針對(duì)通信功能，本文對(duì)輸入信號(hào)組合加于約束，所設(shè)計(jì)的測(cè)試向量集具備如下特征：

(1 測(cè)試校驗(yàn)出錯(cuò)情況：當(dāng)標(biāo)簽接收數(shù)據(jù)的校驗(yàn)碼出錯(cuò)，測(cè)試檢錯(cuò)功能。

(2 測(cè)試序列號(hào)出錯(cuò)情況：當(dāng)標(biāo)簽接收的序列號(hào)與期望值不一致，測(cè)試檢錯(cuò)功能。

(3 測(cè)試命令數(shù)目出錯(cuò)情況：當(dāng)標(biāo)簽接收的命令數(shù)目與期望值不一致，命令數(shù)目約束比期望值多或少，測(cè)試檢錯(cuò)功能。

(4 測(cè)試命令出錯(cuò)情況：當(dāng)標(biāo)簽接收命令為當(dāng)前通信狀態(tài)不能接收的命令，命令約束為其他通信狀態(tài)的操作命令，測(cè)試檢錯(cuò)功能。

(5 測(cè)試命令操作時(shí)間間隔出錯(cuò)情況：當(dāng)標(biāo)簽在規(guī)定的時(shí)間間隔內(nèi)接收命令，時(shí)間間隔范圍約束為一次操作完成時(shí)間和幀保護(hù)時(shí)間，測(cè)試檢錯(cuò)功能。

6 結(jié) 語

本文采用Synopsys工具，結(jié)合中芯國(guó)際的0.35 μm工藝庫，可以得到本文所設(shè)計(jì)芯片的面積和功耗如表1、┍2所示：

表1、表2中，工藝庫定義的芯片面積以一個(gè)與非門作為單位，因此本文設(shè)計(jì)芯片的面積為36 877.750 000 μm2，功耗為30.845 8 mW。

根據(jù)上述驗(yàn)證平臺(tái)和測(cè)試向量集,對(duì)本文所研制芯片進(jìn)行通信功能測(cè)試，其結(jié)果的波形截圖如圖4所示。由圖4可見設(shè)計(jì)電路能夠檢測(cè)出校驗(yàn)碼、命令數(shù)目和命令等出錯(cuò)情況。

綜合上述結(jié)果可見，設(shè)計(jì)的芯片符合ISO/IEC14443-A協(xié)議，并可以滿足無源電子標(biāo)簽對(duì)通信和信息安全性的雙重要求。

參 考 文 獻(xiàn)

［1］陳新河.無線射頻識(shí)別(RFID技術(shù)發(fā)展綜述\[J\].標(biāo)準(zhǔn)與技術(shù)追蹤,2005(7:22-26.

［2］約翰?麥克納馬拉.數(shù)據(jù)通信技術(shù)［M］.北京：中國(guó)鐵路出版社,1984.

篇4

【關(guān)鍵詞】數(shù)字電路 讀圖 基本方法

【中圖分類號(hào)】TN79 【文獻(xiàn)標(biāo)識(shí)碼】A 【文章編號(hào)】1674-4810（2015）30-0123-03

人類生活帶著對(duì)電子技術(shù)越來越強(qiáng)烈的依賴進(jìn)入新世紀(jì)。電子技術(shù)對(duì)人們的這種深刻影響，使廣大青少年及電子愛好者對(duì)電子技術(shù)知識(shí)的興趣也越來越濃厚。

在中學(xué)，物理是一門較難的學(xué)科，如電磁場(chǎng)的特性，學(xué)生看不見、摸不著。在職業(yè)學(xué)校電學(xué)也是課程中相對(duì)難學(xué)的一門課，一方面電學(xué)比較抽象，另一方面電工電子和一系列電路理解起來有個(gè)過程，尤其是電路圖，學(xué)會(huì)看電路圖，十分重要。

看懂電子電路圖是電子技術(shù)工作人員的基本能力，就如一個(gè)車工必須看懂機(jī)械零件圖一樣。因?yàn)橹挥锌炊穗娮与娐吩韴D以后才能對(duì)電路進(jìn)行調(diào)試、維修和改進(jìn)。因此，具有一定的電子電路圖的識(shí)圖技能是分析和解決電子技術(shù)問題和深入學(xué)習(xí)的基礎(chǔ)。

一 數(shù)字電路圖的識(shí)圖方法

首先讓我們了解一下什么是數(shù)字電路圖。

對(duì)數(shù)字信號(hào)進(jìn)行處理的電路就是數(shù)字電路圖。數(shù)字電路有以下幾個(gè)顯著特點(diǎn)：（1）數(shù)字信號(hào)采用二值信息――高電平和低電平。（2）數(shù)字電路中的晶體管僅在“開關(guān)狀態(tài)”工作，即只工作在飽和和截止兩個(gè)狀態(tài)。這兩個(gè)狀態(tài)對(duì)應(yīng)二值信息的0和1。（3）數(shù)字電路的基本單元對(duì)元器件的精度要求不高，只要能判斷出高、低電平就可以了，因此便于集成化和系列化生產(chǎn)，成本低廉，使用方便。（4）對(duì)數(shù)字電路的研究一般集中在輸入和輸出的邏輯關(guān)系方面，包括邏輯分析和邏輯設(shè)計(jì)。（5）數(shù)字電路能對(duì)數(shù)字信號(hào)進(jìn)行邏輯和算術(shù)的運(yùn)算，廣泛應(yīng)用在智能控制和計(jì)算機(jī)等現(xiàn)代科技中。

電路圖就是人們使用約定的電路符號(hào)在紙上表示是幾點(diǎn)電路而繪制的圖形。使用電路圖，大大方便了人們對(duì)實(shí)際電路的分析、研究和描述。數(shù)字電路圖表明了數(shù)字電路的結(jié)構(gòu)和實(shí)際連接方式，通過看數(shù)字電路圖就可以了解實(shí)際電路的情況。

1.識(shí)圖的基本任務(wù)和要點(diǎn)

我們知道，一般電子設(shè)備的內(nèi)部都具有用電子元器件組裝的電路板，這些電路板上的元器件是按照相應(yīng)的電路圖紙安裝起來的。這些電路圖紙通常被稱為電路圖。常見的電路圖有方框圖、原理圖、印刷版圖、裝配圖等。

印刷版圖和裝配圖都是體現(xiàn)裝配關(guān)系時(shí)使用的電路圖。它們非常直觀，但往往不反映電路的結(jié)構(gòu)，一般不作為理解電路原理的依據(jù)。

方框圖是用來體現(xiàn)工作原理的電路圖。它是把能夠?qū)崿F(xiàn)一定功能的電路組合（單元電路）抽象化。

電原理圖是最復(fù)雜的，但也是最有用的一種電路圖。它把實(shí)際電路的內(nèi)部結(jié)構(gòu)，各元件之間的連接情況，清晰、簡(jiǎn)潔地反映出來。實(shí)際上，平時(shí)我們說的電路圖就是指電原理圖。閱讀和分析電原理圖是我們認(rèn)識(shí)和理解一個(gè)電路最重要的途徑。

數(shù)字電路識(shí)圖的要點(diǎn)一般有以下幾點(diǎn)：首先，要注意系統(tǒng)性;其次，要重點(diǎn)分析了解集成電路功能、內(nèi)電路組成和引腳作用，這是分析數(shù)字集成電路的關(guān)鍵。就是說要采取化整為零，然后集零為整的方法，即先對(duì)各個(gè)電路或各個(gè)信號(hào)處理進(jìn)行獨(dú)立的分析，然后再將它們集合起來進(jìn)行整體分析。

2.數(shù)字集成電路識(shí)圖的基本方法和要求

熟練掌握一些單元電路的基本組成形式和經(jīng)典電路，如整流電路、穩(wěn)壓電路和某些運(yùn)放集成電路等。識(shí)圖時(shí)先將這些單元電路直接畫出來，形成電路原理圖的框架，這樣可提高識(shí)圖效率。

由于數(shù)字電路大多數(shù)是以集成電路為核心構(gòu)成的，所以對(duì)數(shù)字電路進(jìn)行讀圖之前要先對(duì)集成電路的情況有所了解，比如集成電路在應(yīng)用方面的一些功能和特點(diǎn)等。

就功能而言：要從數(shù)字集成電路各引腳的外電路結(jié)構(gòu)以及外電路所用元器件參數(shù)等去了解認(rèn)識(shí)某一具體集成電路完整的工作情況。同時(shí)，還要認(rèn)識(shí)這個(gè)完整的電路系統(tǒng)的功能。

就特點(diǎn)的體現(xiàn)而言：一般數(shù)字集成電路并不畫出所用集成電路的內(nèi)電路方框圖，這給識(shí)圖帶來了很大困難，尤其對(duì)初學(xué)者進(jìn)行電路分析來說更為不利。因此在分析這類數(shù)字集成電路圖時(shí)最好先查閱有關(guān)數(shù)字集成電路的應(yīng)用手冊(cè)，找到數(shù)字集成電路的內(nèi)電路方框圖，這樣可給該電路分析帶來很大方便。

初學(xué)者分析數(shù)字集成電路往往感到比分立器件更困難。其實(shí)在掌握讀圖的規(guī)律以后就會(huì)感到分析數(shù)字集成電路更方便。

篇5

一、完善課程設(shè)置

合理設(shè)置課程體系和課程內(nèi)容，是提高人才培養(yǎng)水平的關(guān)鍵。2009年，黑龍江大學(xué)集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)制定了該專業(yè)的課程體系，經(jīng)過這幾年教學(xué)工作的開展與施行，發(fā)現(xiàn)仍存在一些不足之處，于是在2014年黑龍江大學(xué)開展的教學(xué)計(jì)劃及人才培養(yǎng)方案的修訂工作中進(jìn)行了再次的改進(jìn)和完善。首先，在課程設(shè)置與課時(shí)安排上進(jìn)行適當(dāng)?shù)恼{(diào)整。對(duì)于部分課程調(diào)整其所開設(shè)的學(xué)期及課時(shí)安排，不同課程中內(nèi)容重疊的章節(jié)或相關(guān)性較大的部分可進(jìn)行適當(dāng)刪減或融合。如：在原來的課程設(shè)置中，“數(shù)字集成電路設(shè)計(jì)”課程與“CMOS模擬集成電路設(shè)計(jì)”課程分別設(shè)置在教學(xué)第六學(xué)期和第七學(xué)期。由于“數(shù)字集成電路設(shè)計(jì)”課程中是以門級(jí)電路設(shè)計(jì)為基礎(chǔ)，所以學(xué)生在未進(jìn)行模擬集成電路課程的講授前，對(duì)于各種元器件的基本結(jié)構(gòu)、特性、工作原理、基本參數(shù)、工藝和版圖等這些基礎(chǔ)知識(shí)都是一知半解，因此對(duì)門級(jí)電路的整體設(shè)計(jì)分析難以理解和掌握，會(huì)影響學(xué)生的學(xué)習(xí)熱情及教學(xué)效果；而若在“數(shù)字集成電路設(shè)計(jì)”課程中添加入相關(guān)知識(shí)，與“CMOS模擬集成電路設(shè)計(jì)”課程中本應(yīng)有的器件、工藝和版圖的相關(guān)內(nèi)容又會(huì)出現(xiàn)重疊。在調(diào)整后的課程設(shè)置中，先開設(shè)了“CMOS模擬集成電路設(shè)計(jì)”課程，將器件、工藝和版圖的基礎(chǔ)知識(shí)首先進(jìn)行講授，令學(xué)生對(duì)于各器件在電路中所起的作用及特性能夠熟悉了解；在隨后“數(shù)字集成電路設(shè)計(jì)”課程的學(xué)習(xí)中，對(duì)于應(yīng)用各器件進(jìn)行電路構(gòu)建時(shí)會(huì)更加得心應(yīng)手，達(dá)到較好的教學(xué)效果，同時(shí)也避免了內(nèi)容重復(fù)講授的問題。此外，這樣的課程設(shè)置安排，將有利于本科生在“大學(xué)生集成電路設(shè)計(jì)大賽”的參與和競(jìng)爭(zhēng)，避免因?qū)W期課程的設(shè)置問題，導(dǎo)致學(xué)生還未深入地接觸學(xué)習(xí)相關(guān)的理論課程及實(shí)驗(yàn)課程，從而出現(xiàn)理論知識(shí)儲(chǔ)備不足、實(shí)踐操作不熟練等種種情況，致使影響到參賽過程的發(fā)揮。調(diào)整課程安排后，本科生通過秋季學(xué)期中基礎(chǔ)理論知識(shí)的學(xué)習(xí)以及實(shí)踐操作能力的鍛煉，在參與春季大賽時(shí)能夠確保擁有足夠的理論知識(shí)和實(shí)踐經(jīng)驗(yàn)，具有較充足的參賽準(zhǔn)備，通過團(tuán)隊(duì)合作較好地完成大賽的各項(xiàng)環(huán)節(jié)，贏取良好賽果，為學(xué)校、學(xué)院及個(gè)人爭(zhēng)得榮譽(yù)，收獲寶貴的參賽經(jīng)驗(yàn)。其次，適當(dāng)降低理論課難度，將教學(xué)重點(diǎn)放在掌握集成電路設(shè)計(jì)及分析方法上，而不是讓復(fù)雜煩瑣的公式推導(dǎo)削弱了學(xué)生的學(xué)習(xí)興趣，讓學(xué)生能夠較好地理解和掌握集成電路設(shè)計(jì)的方法和流程。第三，在選擇優(yōu)秀國(guó)內(nèi)外教材進(jìn)行教學(xué)的同時(shí)，從科研前沿、新興產(chǎn)品及技術(shù)、行業(yè)需求等方面提取教學(xué)內(nèi)容，激發(fā)學(xué)生的學(xué)習(xí)興趣，實(shí)時(shí)了解前沿動(dòng)態(tài)，使學(xué)生能夠積極主動(dòng)地學(xué)習(xí)。

二、變革教學(xué)理念與模式

CDIO（構(gòu)思、設(shè)計(jì)、實(shí)施、運(yùn)行）理念，是目前國(guó)內(nèi)外各高校開始提出的新型教育理念，將工程創(chuàng)新教育結(jié)合課程教學(xué)模式，旨在緩解高校人才培養(yǎng)模式與企業(yè)人才需求的沖突。在實(shí)際教學(xué)過程中，結(jié)合黑龍江大學(xué)集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)的“數(shù)?；旌霞呻娐吩O(shè)計(jì)”課程，基于“逐次逼近型模數(shù)轉(zhuǎn)換器（SARADC）”的課題項(xiàng)目開展教學(xué)內(nèi)容，將各個(gè)獨(dú)立分散的模擬或數(shù)字電路模塊的設(shè)計(jì)進(jìn)行有機(jī)串聯(lián)，使之成為具有連貫性的課題實(shí)踐內(nèi)容。在教學(xué)周期內(nèi)，以學(xué)生為主體、教師為引導(dǎo)的教學(xué)模式，令學(xué)生“做中學(xué)”，讓學(xué)生有目的地將理論切實(shí)應(yīng)用于實(shí)踐中，完成“構(gòu)思、設(shè)計(jì)、實(shí)踐和驗(yàn)證”的整體流程，使學(xué)生系統(tǒng)地掌握集成電路全定制方案的具體實(shí)施方法及設(shè)計(jì)操作流程。同時(shí)，通過以小組為單位，進(jìn)行團(tuán)隊(duì)合作，在組內(nèi)或組間的相互交流與學(xué)習(xí)中，相互促進(jìn)提高，培養(yǎng)學(xué)生善于思考、發(fā)現(xiàn)問題及解決問題的能力，鍛煉學(xué)生團(tuán)隊(duì)工作的能力及創(chuàng)新能力，并可以通過對(duì)新結(jié)構(gòu)、新想法進(jìn)行不同程度獎(jiǎng)勵(lì)加分的形式以激發(fā)學(xué)生的積極性和創(chuàng)新力。此外，該門課程的考核形式也不同，不是通過以往的試卷筆試形式來確定學(xué)生得分，而是以畢業(yè)論文的撰寫要求，令每一組提供一份完整翔實(shí)的數(shù)據(jù)報(bào)告，鍛煉學(xué)生撰寫論文、數(shù)據(jù)整理的能力，為接下來學(xué)期中的畢業(yè)設(shè)計(jì)打下一定的基礎(chǔ)。而對(duì)于教師的要求，不僅要有扎實(shí)的理論基礎(chǔ)還應(yīng)具備豐富的實(shí)踐經(jīng)驗(yàn)，因此青年教師要不斷提高專業(yè)能力和素質(zhì)?？赏ㄟ^參加研討會(huì)、專業(yè)講座、企業(yè)實(shí)習(xí)、項(xiàng)目合作等途徑分享和學(xué)習(xí)實(shí)踐經(jīng)驗(yàn)，同時(shí)還應(yīng)定期邀請(qǐng)校外專家或?qū)I(yè)工程師進(jìn)行集成電路方面的專業(yè)座談、學(xué)術(shù)交流、技術(shù)培訓(xùn)等，進(jìn)行教學(xué)及實(shí)踐的指導(dǎo)。

三、加強(qiáng)EDA實(shí)踐教學(xué)

首先，根據(jù)企業(yè)的技術(shù)需求，引進(jìn)目前使用的主流EDA工具軟件，讓學(xué)生在就業(yè)前就可以熟練掌握應(yīng)用，將工程實(shí)際和實(shí)驗(yàn)教學(xué)緊密聯(lián)系，積累經(jīng)驗(yàn)的同時(shí)增加學(xué)生就業(yè)及繼續(xù)深造的機(jī)會(huì)，為今后競(jìng)爭(zhēng)打下良好的基礎(chǔ)。2009—2015年，黑龍江大學(xué)先后引進(jìn)數(shù)字集成電路設(shè)計(jì)平臺(tái)Xilinx和FPGA實(shí)驗(yàn)箱、華大九天開發(fā)的全定制集成電路EDA設(shè)計(jì)工具Aether以及Synopsys公司的EDA設(shè)計(jì)工具等，最大可能地滿足在校本科生和研究生的學(xué)習(xí)和科研。而面對(duì)目前學(xué)生人數(shù)眾多但實(shí)驗(yàn)教學(xué)資源相對(duì)不足的情況，如果可以借助黑龍江大學(xué)的校園網(wǎng)進(jìn)行網(wǎng)絡(luò)集成電路設(shè)計(jì)平臺(tái)的搭建，實(shí)現(xiàn)遠(yuǎn)程登錄，則在一定程度上可以滿足學(xué)生在課后進(jìn)行自主學(xué)習(xí)的需要。其次，根據(jù)企業(yè)崗位的需求可合理安排EDA實(shí)踐教學(xué)內(nèi)容，適當(dāng)增加實(shí)踐課程的學(xué)時(shí)。如通過運(yùn)算放大器、差分放大器、采樣電路、比較器電路、DAC、邏輯門電路、有限狀態(tài)機(jī)、分頻器、數(shù)顯鍵盤控制等各種類型電路模塊的設(shè)計(jì)和仿真分析，令學(xué)生掌握數(shù)字、模擬、數(shù)模混合集成電路的設(shè)計(jì)方法及流程，在了解企業(yè)對(duì)于數(shù)字、模擬、數(shù)?；旌霞呻娐吩O(shè)計(jì)以及版圖設(shè)計(jì)等崗位要求的基礎(chǔ)上，有針對(duì)性地進(jìn)行模塊課程的學(xué)習(xí)與實(shí)踐操作的鍛煉，使學(xué)生對(duì)于相關(guān)的EDA實(shí)踐內(nèi)容真正融會(huì)貫通，為今后就業(yè)做好充足的準(zhǔn)備。第三，根據(jù)集成電路設(shè)計(jì)本科理論課程的教學(xué)內(nèi)容，以各應(yīng)用軟件為基礎(chǔ)，結(jié)合多媒體的教學(xué)方法，選取結(jié)合于理論課程內(nèi)容的實(shí)例，制定和編寫相應(yīng)內(nèi)容的實(shí)驗(yàn)課件及操作流程手冊(cè)，如黑龍江大學(xué)的“CMOS模擬集成電路設(shè)計(jì)”和“數(shù)字集成電路設(shè)計(jì)”課程，都已制定了比較詳盡的實(shí)踐手冊(cè)及實(shí)驗(yàn)內(nèi)容課件；通過網(wǎng)絡(luò)平臺(tái)，使學(xué)生能夠更加方便地分享教學(xué)資源并充分利用資源隨時(shí)隨地地學(xué)習(xí)。

四、搭建校企合作平臺(tái)

篇6

在非微電子專業(yè)如計(jì)算機(jī)、通信、信號(hào)處理、自動(dòng)化、機(jī)械等專業(yè)開設(shè)集成電路設(shè)計(jì)技術(shù)相關(guān)課程，一方面，這些專業(yè)的學(xué)生有電子電路基礎(chǔ)知識(shí)，又有自己本專業(yè)的知識(shí)，可以從本專業(yè)的系統(tǒng)角度來理解和設(shè)計(jì)集成電路芯片，非常適合進(jìn)行各種應(yīng)用的集成電路芯片設(shè)計(jì)階段的工作，這些專業(yè)也是目前芯片設(shè)計(jì)需求最旺盛的領(lǐng)域；另一方面，對(duì)于這些專業(yè)學(xué)生的應(yīng)用特點(diǎn)，不宜也不可能開設(shè)微電子專業(yè)的所有課程，也不宜將集成電路設(shè)計(jì)階段的許多技術(shù)（如低功耗設(shè)計(jì)、可測(cè)性設(shè)計(jì)等）開設(shè)為單獨(dú)課程，而是要將相應(yīng)課程整合，開設(shè)一到二門集成電路設(shè)計(jì)的綜合課程，使學(xué)生既能夠掌握集成電路設(shè)計(jì)基本技術(shù)流程，也能夠了解集成電路設(shè)計(jì)方面更深層的技術(shù)和發(fā)展趨勢(shì)。因此，在課程的具體設(shè)置上，應(yīng)該把握以下原則。理論講授與實(shí)踐操作并重集成電路設(shè)計(jì)技術(shù)是一門實(shí)踐性非常強(qiáng)的課程。隨著電子信息技術(shù)的飛速發(fā)展，采用EDA工具進(jìn)行電路輔助設(shè)計(jì)，已經(jīng)成為集成電路芯片主流的設(shè)計(jì)方法。因此，在理解電路和芯片設(shè)計(jì)的基本原理和流程的基礎(chǔ)上，了解和掌握相關(guān)設(shè)計(jì)工具，是掌握集成電路設(shè)計(jì)技術(shù)的重要環(huán)節(jié)。技能培訓(xùn)與前瞻理論皆有在課程的內(nèi)容設(shè)置中，既要有使學(xué)生掌握集成電路芯片設(shè)計(jì)能力和技術(shù)的講授和實(shí)踐，又有對(duì)集成電路芯片設(shè)計(jì)新技術(shù)和更高層技術(shù)的介紹。這樣通過本門課程的學(xué)習(xí)，一方面，學(xué)員掌握了一項(xiàng)實(shí)實(shí)在在有用的技術(shù)；另一方面，學(xué)員了解了該項(xiàng)技術(shù)的更深和更新的知識(shí)，有利于在碩、博士階段或者在工作崗位上，對(duì)集成電路芯片設(shè)計(jì)技術(shù)的繼續(xù)研究和學(xué)習(xí)?；A(chǔ)理論和技術(shù)流程隔離由于是針對(duì)非微電子專業(yè)開設(shè)的課程，因此在課程講授中不涉及電路設(shè)計(jì)的一些原理性知識(shí)，如半導(dǎo)體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)上，這樣非微電子專業(yè)的學(xué)生能夠很容易入門，提高其學(xué)習(xí)興趣和熱情。

2非微電子專業(yè)集成電路設(shè)計(jì)課程實(shí)踐

根據(jù)以上原則，信息工程大學(xué)根據(jù)具體實(shí)際，在計(jì)算機(jī)、通信、信號(hào)處理、密碼等相關(guān)專業(yè)開設(shè)集成電路芯片設(shè)計(jì)技術(shù)課程，根據(jù)近兩年的教學(xué)情況來看，取得良好的效果。該課程的主要特點(diǎn)如下。優(yōu)化的理論授課內(nèi)容1）集成電路芯片設(shè)計(jì)概論：介紹IC設(shè)計(jì)的基本概念、IC設(shè)計(jì)的關(guān)鍵技術(shù)、IC技術(shù)的發(fā)展和趨勢(shì)等內(nèi)容。使學(xué)員對(duì)IC設(shè)計(jì)技術(shù)有一個(gè)大概而全面的了解，了解IC設(shè)計(jì)技術(shù)的發(fā)展歷程及基本情況，理解IC設(shè)計(jì)技術(shù)的基本概念；了解IC設(shè)計(jì)發(fā)展趨勢(shì)和新技術(shù)，包括軟硬件協(xié)同設(shè)計(jì)技術(shù)、IC低功耗設(shè)計(jì)技術(shù)、IC可重用設(shè)計(jì)技術(shù)等。2）IC產(chǎn)業(yè)鏈及設(shè)計(jì)流程：介紹集成電路產(chǎn)業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數(shù)字IC設(shè)計(jì)流程等內(nèi)容。使學(xué)員了解集成電路產(chǎn)業(yè)的變革和分工，了解設(shè)計(jì)、制造、封裝、測(cè)試等環(huán)節(jié)的一些基本情況，了解數(shù)字IC的整個(gè)設(shè)計(jì)流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時(shí)序驗(yàn)證與物理驗(yàn)證及芯片面積優(yōu)化、時(shí)鐘樹綜合、掃描鏈插入等內(nèi)容。3）RTL硬件描述語言基礎(chǔ)：主要講授Verilog硬件描述語言的基本語法、描述方式、設(shè)計(jì)方法等內(nèi)容。使學(xué)員能夠初步掌握使用硬件描述語言進(jìn)行數(shù)字邏輯電路設(shè)計(jì)的基本語法，了解大型電路芯片的基本設(shè)計(jì)規(guī)則和設(shè)計(jì)方法，并通過設(shè)計(jì)實(shí)踐學(xué)習(xí)和鞏固硬件電路代碼編寫和調(diào)試能力。4）系統(tǒng)集成設(shè)計(jì)基礎(chǔ)：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網(wǎng)絡(luò)（NoC）的基本概念和集成設(shè)計(jì)方法。使學(xué)員初步了解大規(guī)模系統(tǒng)級(jí)芯片架構(gòu)設(shè)計(jì)的基礎(chǔ)方法及主要片內(nèi)嵌入式處理器核。

豐富的實(shí)踐操作內(nèi)容1）Verilog代碼設(shè)計(jì)實(shí)踐：學(xué)習(xí)通過課下編碼、上機(jī)調(diào)試等方式，初步掌握使用Verilog硬件描述語言進(jìn)行基本數(shù)字邏輯電路設(shè)計(jì)的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設(shè)計(jì)能力。2）IC前端設(shè)計(jì)基礎(chǔ)實(shí)踐：依托Synopsys公司數(shù)字集成電路前端設(shè)計(jì)平臺(tái)DesignCompiler，使學(xué)員通過上機(jī)演練，初步掌握使用DesignCompiler進(jìn)行集成電路前端設(shè)計(jì)的流程和方法，主要包括RTL綜合、時(shí)序約束、時(shí)序優(yōu)化、可測(cè)性設(shè)計(jì)等內(nèi)容。3）IC后端設(shè)計(jì)基礎(chǔ)實(shí)踐：依托Synopsys公司數(shù)字集成電路后端設(shè)計(jì)平臺(tái)ICCompiler，使學(xué)員通過上機(jī)演練，初步掌握使用ICCompiler進(jìn)行集成電路后端設(shè)計(jì)的流程和方法，主要包括后端設(shè)計(jì)準(zhǔn)備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時(shí)鐘樹綜合、布線操作、物理驗(yàn)證與最終優(yōu)化等內(nèi)容。靈活的考核評(píng)價(jià)機(jī)制1）IC設(shè)計(jì)基本知識(shí)筆試：通過閉卷考試的方式，考查學(xué)員隊(duì)IC設(shè)計(jì)的一些基本知識(shí)，如基本概念、基本設(shè)計(jì)流程、簡(jiǎn)單的代碼編寫等。2）IC設(shè)計(jì)上機(jī)實(shí)踐操作：通過上機(jī)操作的形式，給定一個(gè)具體并相對(duì)簡(jiǎn)單的芯片設(shè)計(jì)代碼，要求學(xué)員使用Synopsys公司數(shù)字集成電路設(shè)計(jì)前后端平臺(tái)，完成整個(gè)芯片的前后端設(shè)計(jì)和驗(yàn)證流程。3）IC設(shè)計(jì)相關(guān)領(lǐng)域報(bào)告：通過撰寫報(bào)告的形式，要求學(xué)員查閱IC設(shè)計(jì)領(lǐng)域的相關(guān)技術(shù)文獻(xiàn)，包括該領(lǐng)域的前沿研究技術(shù)、設(shè)計(jì)流程中相關(guān)技術(shù)點(diǎn)的深入研究、集成電路設(shè)計(jì)領(lǐng)域的發(fā)展歷程和趨勢(shì)等，撰寫相應(yīng)的專題報(bào)告。

3結(jié)語

篇7

【關(guān)鍵詞】基本結(jié)構(gòu)；靜態(tài)特性；動(dòng)態(tài)特性；功耗計(jì)算；閂鎖效應(yīng)；CMOS集成電路特性；閂鎖效應(yīng)動(dòng)態(tài)功耗

1.引言

CMOS數(shù)字集成電路是目前大規(guī)模和超大規(guī)模數(shù)字集成電路中廣泛應(yīng)用的一種電路結(jié)構(gòu)，與NMOS和PMOS數(shù)字電路相比較，CMOS數(shù)字電路在功耗、噪聲抑制、抗干擾能力等方面具有明顯的優(yōu)勢(shì)。并且由于CMOS數(shù)字電路的集成度可以做的非常高，在總體性能上已經(jīng)超出了TTL電路，因此得到了迅速而廣泛地運(yùn)用。目前CMOS電路占據(jù)了99%的市場(chǎng)份額。特別是CMOS電路的制造工藝已經(jīng)達(dá)到了深亞微米范圍后，器件特性的變化帶來了一系列需要重視的問題。但是在高校傳統(tǒng)的數(shù)字電路課程的教材中，對(duì)TTL電路的原理和特性講述的比較詳細(xì)，對(duì)CMOS電路的原理和特性卻介紹過于簡(jiǎn)單。特別是對(duì)CMOS電路的關(guān)鍵的幾個(gè)電氣特性講述的更少。因此揭示CMOS數(shù)字電路的構(gòu)成，研究CMOS電路電氣特性以及CMOS電路在設(shè)計(jì)數(shù)字系統(tǒng)中一些注意事項(xiàng)，是數(shù)字電路課程的教學(xué)和正確設(shè)計(jì)數(shù)字系統(tǒng)的一個(gè)需要引起注意的環(huán)節(jié)。

2.反相器的靜態(tài)特性

在CMOS數(shù)字電路中，反相器是所有數(shù)字電路設(shè)計(jì)的核心。幾乎所有的CMOS電路的電氣特性都可以從反相器得到的結(jié)果中推斷出來。

Nmos管的開關(guān)特性如圖1a所示，UT是Nmos管的開啟電壓，當(dāng)電壓│UGS│≥│UT│時(shí)，Nmos管呈現(xiàn)出導(dǎo)通的狀態(tài)，導(dǎo)通電阻的阻值與UGS的大小呈非線性變化，如圖1a所示，輸出電阻的典型值在K?范圍內(nèi)。當(dāng)電壓│UGS│≤│UT│時(shí)Nmos管呈現(xiàn)出截止的狀態(tài)，其電阻非常大。在Pmos管的開關(guān)特性中如圖1b所示，PMOS管和NMOS管成對(duì)偶性

在CMOS電路中，推薦的邏輯高電平為VDD，低電平為VSS。因此從圖1C所示的反相器電路圖中可以看出：當(dāng)輸入邏輯高電平時(shí)，此時(shí)│UGS│≥│UT│，因此Nmos管導(dǎo)通，UO=VSS。反之Pmos管導(dǎo)通，UO=VDD。

假設(shè)一個(gè)反相器的輸入變量為In，輸出變量為Out，反相器的輸出電壓與輸入電壓的關(guān)系為：，傳輸特性曲線如圖1.d所示。電壓傳輸特性曲線是對(duì)CMOS反相器靜態(tài)特性的最佳的描述。

從中可以看出反相器的特點(diǎn)：

a.輸出電壓擺幅等同于電源電壓，對(duì)干擾信號(hào)和噪聲有很強(qiáng)的抗干擾能力。

b.因?yàn)镸OS管內(nèi)部的柵極是一個(gè)完全的絕緣體，所以有著極高的輸入阻抗。反相器靜態(tài)時(shí)的輸入電流幾乎為零。

c.反相器在靜態(tài)時(shí)，Pmos管和Nmos管總有一個(gè)是截止的，因此流過VDD和VSS間的電流僅僅反相器內(nèi)部的漏電流。常溫下一個(gè)含100萬門的芯片，在2.5V電壓下工作的功耗通常在0.125mW。

3.反相器的動(dòng)態(tài)特性

3.1 反相器的動(dòng)態(tài)功耗和工作頻率的關(guān)系

反相器的動(dòng)態(tài)功耗主要是由于負(fù)載電容的充放電消耗的。當(dāng)PMOS管導(dǎo)通時(shí)，NMOS管截止時(shí)，CL從電源吸取了一定數(shù)量的能量，輸出電壓從01。當(dāng)PMOS管截止，NMOS管導(dǎo)通時(shí)，電容CL通過NMOS管釋放能量，輸出由10。如圖3.1所示。

假設(shè)輸入的是一個(gè)理想的方波，即上升沿和下降沿為零，為簡(jiǎn)化計(jì)算，不考慮Pmos管和Nmos管在翻轉(zhuǎn)期間二個(gè)場(chǎng)效應(yīng)管同時(shí)導(dǎo)通的情況。反相器輸出從01翻轉(zhuǎn)期間電容從電源中取得的能量為對(duì)此翻轉(zhuǎn)區(qū)間的積分：

在電容上存儲(chǔ)的能量Ec通過通過對(duì)其在相應(yīng)周期上對(duì)瞬時(shí)功耗積分求得：

由此可以看到，從電源中吸取能量的一半消耗在MOS管中，另一半存儲(chǔ)在電容C中，在1到0的翻轉(zhuǎn)時(shí)CL上的能量通過PMOS管進(jìn)行放電。

由此可以推出，如果考慮到反相器工作頻率的話，反相器靜態(tài)時(shí)01翻轉(zhuǎn)時(shí)的功耗為：

反相器的工作頻率越高，從電源中吸取的能量也越大。

3.2 電源和輸入端信號(hào)幅度對(duì)CMOS的影響

雖然CMOS電路具有很多的優(yōu)點(diǎn)，但是由于有一些自身固有的工藝結(jié)構(gòu)引發(fā)的寄生效應(yīng)，如果使用不當(dāng)，很容易引起CMOS電路的閂鎖效應(yīng)，電路發(fā)熱直至燒毀。在使用時(shí)必須引起注意。

閂鎖效應(yīng)就是指CMOS器件所固有的寄生雙極晶體管(又稱寄生可控硅，簡(jiǎn)稱SCR)被觸發(fā)導(dǎo)通，而觸發(fā)和導(dǎo)通常常是由于CMOS器件的工作電壓波動(dòng)，或者是輸入端信號(hào)幅度波動(dòng)等因素引起的。觸發(fā)后會(huì)在在CMOS器件的電源VDD與地線VSS之間形成低阻抗大電流通路，導(dǎo)致器件出現(xiàn)邏輯錯(cuò)誤，發(fā)熱甚至燒毀器件的現(xiàn)象。如圖3.2a和3.2b所示。

在正常狀態(tài)下，VDD和VSS間只有很小的電流通過。由于輸入端的脈沖產(chǎn)生瞬間的上沖，或者電源波動(dòng)產(chǎn)生的波動(dòng)，在電阻Rw2端產(chǎn)生了電流IRS，IRS電流在寄生的PNP管基極產(chǎn)生了壓降，如果壓降大于0.7V，寄生的PNP管進(jìn)入了導(dǎo)通狀態(tài)。同樣，寄生的PNP管導(dǎo)通后在電阻Rs處也產(chǎn)生了壓降，又促使寄生的NPN管進(jìn)入導(dǎo)通狀態(tài)。這樣一個(gè)閉合的正反饋的過程就形成了。同樣，通過C2的下降沿也會(huì)產(chǎn)生同樣的效果。此時(shí)VDD和VSS間會(huì)有大電流通過，即便是電源波動(dòng)消失或者干擾波消失，電路內(nèi)仍然有電流通過，只有斷開電源才能使得CMOS電路內(nèi)的正反饋消失。

由以上分析可以得出發(fā)生閂鎖效應(yīng)的條件為：

a.當(dāng)輸入端或者輸出端出現(xiàn)了大于VDD或者小于VSS的信號(hào)，滿足了寄生晶體管產(chǎn)生正反饋的條件。

b.電源電壓產(chǎn)生了波動(dòng)，當(dāng)電壓波動(dòng)過大時(shí)使得寄生的晶體管為正偏置，因而產(chǎn)生了閂鎖效應(yīng)。

為防止產(chǎn)生閂鎖效應(yīng)，輸入端或者輸出端要滿足以下條件

有上述分析可得出電源和輸入信號(hào)的注意事項(xiàng)是：

(1)在布線的時(shí)候，CMOS的電源必須加上退耦電容。因?yàn)檫^高的電壓波動(dòng)會(huì)使得IRS電流增大，寄生的雙極晶體管發(fā)生正反饋而產(chǎn)生閂鎖效應(yīng)。

(2)電源提供的電流選擇一個(gè)合適的數(shù)值，避免一旦發(fā)生閂鎖效應(yīng)的時(shí)候，減少因電流過大而燒毀電路的可能.

(3)輸入端的信號(hào)不能超過CMOS電路的工作電壓VDD。過高的輸入電壓會(huì)使電路進(jìn)入正反饋的狀態(tài)，從而發(fā)生閂鎖效應(yīng)。從CMOS電壓傳輸特性曲線中可以看出在輸入信號(hào)VIH=VDD，VIL=VSS時(shí)，CMOS電路的噪聲容限等參數(shù)為最佳狀態(tài)。

(4)輸出端或輸入端避免跨接大電容。在開機(jī)或關(guān)機(jī)時(shí)，對(duì)電容的瞬間的充放電同樣會(huì)改變寄生三極管的偏置電壓而使CMOS進(jìn)入閂鎖效應(yīng)，電容一般不能大于0.01?。在負(fù)載接有大電容時(shí)，可以串聯(lián)電阻，如圖3.3所示。

(5)避免信號(hào)長(zhǎng)線傳輸，因?yàn)樾盘?hào)在長(zhǎng)線傳輸中的分布電容可能會(huì)產(chǎn)生振蕩引發(fā)產(chǎn)生閂鎖效應(yīng)。長(zhǎng)線連接的方法如圖3.4所示。

4.結(jié)束語

理解CMOS電路的電器特性是正確使用CMOS電路的關(guān)鍵。從CMOS電路電壓傳輸特性的曲線中，可以讀出電氣特性的諸多參數(shù)。理解CMOS電路的閂鎖效應(yīng)的觸發(fā)機(jī)制，是正確使用CMOS電路的關(guān)鍵。在CMOS電路飛躍發(fā)展的時(shí)代，特別是在CMOS電路進(jìn)入了深亞微米時(shí)代，理解和掌握CMOS集成電路的電氣特性顯得特別重要。

參考文獻(xiàn)

篇8

關(guān)鍵詞：時(shí)鐘樹；時(shí)鐘樹長(zhǎng)度；時(shí)鐘樹平衡；占空比

中圖分類號(hào)： TP302文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1009-3044(2011)16-3950-02

Research and Methodologies of Improving Quality of Clock Tree

KE Lie-jin, WU Xiu-long, XU Tai-long

(School of Electronics and Information Engineering, Anhui University, Hefei 230601, China)

Abstract: The elements of clock tree performance: clock tree insertion delay, clock skew and clock signal duty cycle are analyzed. The strategy of improving quality of clock tree are analyzed, the strategy includes reasonable floorplan, reasonable clock source, to avoid macro clock pin bring adverse to clock tree balance, handling the discrete clock gating correctly, improving clock signal duty cycle based on clock inverter.

Key words: clock tree; clock tree insertion delay; clock tree balance; duty cycle

在數(shù)字集成電路設(shè)計(jì)中，時(shí)鐘作為信號(hào)的基準(zhǔn)，對(duì)電路系統(tǒng)的功能和性能起關(guān)鍵性的作用，時(shí)鐘信號(hào)的載體是時(shí)鐘樹，時(shí)鐘樹是一個(gè)電路網(wǎng)絡(luò)，通過時(shí)鐘樹網(wǎng)絡(luò)，時(shí)鐘信號(hào)被從時(shí)鐘源分級(jí)傳輸?shù)綍r(shí)序器件的時(shí)鐘接受端。

同步數(shù)字集成電路的性能很大程度決定于時(shí)鐘網(wǎng)絡(luò)的設(shè)計(jì)，首先時(shí)鐘信號(hào)決定數(shù)據(jù)傳輸節(jié)拍和系統(tǒng)工作頻率。其次，時(shí)鐘網(wǎng)絡(luò)是芯片中翻轉(zhuǎn)頻率最高的電路之一，時(shí)鐘網(wǎng)絡(luò)對(duì)布局、布線、功耗資源占有率很大。再次，時(shí)鐘網(wǎng)絡(luò)的規(guī)模造成時(shí)鐘信號(hào)翻轉(zhuǎn)時(shí)會(huì)吸取大的電流，并且時(shí)鐘信號(hào)轉(zhuǎn)換時(shí)間很小，容易造成電源網(wǎng)絡(luò)上的噪聲，因此構(gòu)建一個(gè)好的時(shí)鐘網(wǎng)絡(luò)對(duì)于一顆芯片而言是非常重要的。

隨著數(shù)字集成電路規(guī)模的不斷增大，系統(tǒng)頻率的要求越來越高，時(shí)鐘網(wǎng)絡(luò)的結(jié)構(gòu)越來越復(fù)雜，如何構(gòu)建時(shí)鐘樹，以及如何提高時(shí)鐘樹的性能成為越來越重要的問題。

本文討論了時(shí)鐘樹的常用性能指標(biāo)：時(shí)鐘樹長(zhǎng)度、時(shí)鐘樹的偏差和時(shí)鐘信號(hào)占空比，分析了時(shí)鐘樹的構(gòu)建對(duì)時(shí)序、功耗的影響。

1 縮短時(shí)鐘樹長(zhǎng)度的好處及相應(yīng)策略

1.1 縮短時(shí)鐘樹長(zhǎng)度的好處

時(shí)鐘樹從時(shí)鐘源開始，通過buffer或inverter逐級(jí)向時(shí)鐘終點(diǎn)扇出，構(gòu)建時(shí)鐘樹。一條時(shí)鐘樹分支上面的cell delay 和 net delay之和構(gòu)成了這個(gè)分支的長(zhǎng)度，除了某些設(shè)計(jì)的特殊性要求最小的時(shí)鐘樹長(zhǎng)度外，時(shí)鐘樹的長(zhǎng)度越短越好，時(shí)鐘樹上的cell本身會(huì)消耗功耗，占據(jù)面積，所以短的時(shí)鐘樹有利于降低功耗，降低面積。這對(duì)于現(xiàn)代手持設(shè)備而言，意義巨大。

在90nm及更高級(jí)的工藝中，時(shí)序分析需要考慮OCV(On Chip Variation)，OCV的情況下的setup計(jì)算方法是：launch path采用max_delay , capture path采用min_delay，也就是說，tree的長(zhǎng)度越長(zhǎng)，因OCV造成的launch的tree的延時(shí)與capture的tree的延時(shí)二者之差越大。這樣時(shí)序就越難滿足。

1.2 縮短時(shí)鐘樹長(zhǎng)度的策略

在數(shù)字后端設(shè)計(jì)中，floorplan階段的布局會(huì)對(duì)之后的時(shí)鐘樹長(zhǎng)度造成很大影響，所以一個(gè)好的floorpaln會(huì)非常有利于后面的CTS(clock tree synthesis)。

在floorplan階段會(huì)有一定數(shù)量的macro要擺放，在擺放這些macro時(shí)要避免產(chǎn)生狹窄的通道，因?yàn)楫?dāng)這些狹窄的通道內(nèi)被放入寄存器后，連接這些寄存器的tree就會(huì)做得比較長(zhǎng)，而時(shí)鐘樹引擎會(huì)盡量平衡時(shí)鐘樹的所有分支，這樣其它分支就會(huì)被這些長(zhǎng)的分支拉長(zhǎng)了，造成了功耗和面積的浪費(fèi)，時(shí)序的不容易滿足。

2 時(shí)鐘樹平衡

2.1 時(shí)鐘源的設(shè)置對(duì)時(shí)鐘樹平衡的影響

如果時(shí)鐘源離core里面的邏輯比較遠(yuǎn)，該時(shí)鐘驅(qū)動(dòng)的寄存器一部分在時(shí)鐘源附近，另一部分遠(yuǎn)離時(shí)鐘源，那么這個(gè)時(shí)鐘樹就不容易balance, 例如時(shí)鐘來源于一個(gè)IO。可以改變時(shí)鐘的創(chuàng)建位置，如圖1所示，在IO 面向core的輸出pin后面插兩級(jí)時(shí)鐘buffer，把buffer_2 放置于靠近c(diǎn)ore的位置，在buffer_2的輸出端Y創(chuàng)建時(shí)鐘，使該時(shí)鐘所驅(qū)動(dòng)的寄存器相對(duì)于時(shí)鐘源分布得更均勻，這樣有利于時(shí)鐘樹的平衡。

如果芯片的時(shí)鐘信號(hào)來源于芯片的IO，那么這個(gè)IO的特性將會(huì)影響到其后面的時(shí)鐘樹性能。這個(gè)IO的信號(hào)上升斜率和下降斜率可能不一致，而這種不一致會(huì)通過時(shí)鐘網(wǎng)絡(luò)逐級(jí)傳輸下去，時(shí)鐘樹綜合引擎會(huì)平衡上升傳播延時(shí)和下降傳播延時(shí)，這樣為了達(dá)到平衡，一些多余的buffer或inverter就被去了，因此，時(shí)鐘樹就被拉長(zhǎng)了。

解決這個(gè)問題，可以選用信號(hào)上升斜率和下降斜率一致的IO，也可以把時(shí)鐘源的創(chuàng)建位置從IO的面向bond的pin移到面向core的pin上。

2.2宏模塊的時(shí)鐘端對(duì)時(shí)鐘樹balance的影響

某些macro的lib 庫會(huì)定義一個(gè)內(nèi)部的clock tree，因此造成時(shí)鐘樹在此處不平衡，而此處的不平衡又造成了這個(gè)小區(qū)域和整個(gè)時(shí)鐘域之間的不平衡?？梢栽谶@些macro的時(shí)鐘端設(shè)一個(gè)float pin，這樣工具就會(huì)考慮到這個(gè)float pin值，時(shí)鐘樹偏差就會(huì)做得比較小。

對(duì)于某些IP，其時(shí)鐘端輸入電容比較大，CTS engine為了滿足此處的transition和capacitance的約束，就會(huì)在此處插入一些buffer或inverter，這樣時(shí)鐘樹就被這些buffer或inverter拉長(zhǎng)了。可以在這些IP的時(shí)鐘輸入端附近插入一個(gè)合適驅(qū)動(dòng)能力的buffer，并使其位置固定。再在這個(gè)buffer的輸入端定義一個(gè)float pin，這樣就可以避免大的輸入電容的時(shí)鐘端對(duì)時(shí)鐘樹性能的影響。

2.3 分離門控對(duì)時(shí)鐘樹balance 的影響

門控時(shí)鐘可以降低功耗和面積，但是分離門控時(shí)鐘會(huì)對(duì)時(shí)鐘樹平衡產(chǎn)生不利影響。如圖2所示。

CTS engine 會(huì)把clk -->GN-->Q-->A-->Y和clk-->B-->Y都當(dāng)作時(shí)鐘路徑，而CTS engine計(jì)算最短延時(shí)時(shí)計(jì)算通過clk-->B-->Y的路徑，計(jì)算最長(zhǎng)延時(shí)時(shí)計(jì)算通過clk -->GN-->Q-->A-->Y的路徑，時(shí)鐘樹因此造成了比較大的偏斜。而實(shí)際的時(shí)鐘傳輸路徑只有通過clk-->B-->Y的，所以可以在A端設(shè)一個(gè)exclude pin，另外一種解決方法是在CTS之前斷掉與門A-->Y的timing arc，CTS之后再恢復(fù)這個(gè)地方的timing arc。

2.4 clock inverter 和clock buffer對(duì)時(shí)鐘信號(hào)占空比的影響

從時(shí)鐘樹構(gòu)成元素角度來分，時(shí)鐘樹有三種方式，clock buffer構(gòu)成的時(shí)鐘樹、clock inverter構(gòu)成的時(shí)鐘樹、clock buffer和clock inverter混合構(gòu)成的時(shí)鐘樹。clock buffer 由前一級(jí)小寬長(zhǎng)比的inverter和后一級(jí)大寬長(zhǎng)比的inverter構(gòu)成，前一級(jí)提供小的輸入電容，后一級(jí)提供大的驅(qū)動(dòng)能力。

對(duì)于時(shí)鐘占空比要求高的設(shè)計(jì)，采用只有inverter構(gòu)成的時(shí)鐘樹會(huì)有更好的效果。由于PMOS和NMOS的充放電速度不一樣，一個(gè)上升沿的信號(hào)和一個(gè)下降沿的信號(hào)經(jīng)過一個(gè)clock buffer的延時(shí)是不一樣的，即使時(shí)鐘源發(fā)送出0.5占空比的時(shí)鐘信號(hào)，在時(shí)鐘信號(hào)的傳輸過程中，占空比也會(huì)偏離0.5。

而對(duì)于由inverter構(gòu)成的時(shí)鐘網(wǎng)絡(luò)，如圖3所示，第n級(jí)inverter 和第n級(jí)net造成的上升沿時(shí)鐘信號(hào)和下降沿時(shí)鐘信號(hào)的傳播延時(shí)不一致將在第n+1級(jí)inverter和第n+1級(jí)net處得到補(bǔ)償，而clock buffer內(nèi)部的兩個(gè)inverter已經(jīng)相對(duì)固定，無法形成inverter和net構(gòu)成的自動(dòng)補(bǔ)償機(jī)制。

3 結(jié)束語

本文關(guān)注于如何提高時(shí)鐘樹性能，具體介紹了如何縮短時(shí)鐘樹長(zhǎng)度、減小時(shí)鐘樹偏斜、優(yōu)化時(shí)鐘信號(hào)占空比。對(duì)于影響時(shí)鐘樹性能的因素：floorplan、時(shí)鐘源的位置、時(shí)鐘IO的信號(hào)上升下降斜率、宏模塊時(shí)鐘端的電容、門控時(shí)鐘的處理、clock inverter的使用都分析了相應(yīng)的策略。

參考文獻(xiàn)：

[1] 陳春章,艾霞,王國(guó)雄.數(shù)字集成電路物理設(shè)計(jì)[M].北京:科學(xué)出版社,2008.

[2] R.Chaturvedi,Hu J.Buffered clock tree for high quality IC design[M].Proc.ISQED,2004:381-386.

[3] 汪B.基于Garfield5設(shè)計(jì)中時(shí)鐘樹綜合技術(shù)研究[D].南京:東南大學(xué),2006.

篇9

一、數(shù)字電子技術(shù)課程教學(xué)現(xiàn)狀

電子專業(yè)教師只有具備了過硬的理論與實(shí)踐技術(shù)，才能更好地組織電子專業(yè)課的教學(xué)，擁有較強(qiáng)的動(dòng)手能力才能在課堂上做到游刃有余，教得順手。學(xué)生才能學(xué)有所獲。因此要廢除舊的教學(xué)方法，數(shù)字電子技術(shù)專業(yè)教師必須全方位考慮的問題，必須從數(shù)字?jǐn)?shù)字電子技術(shù)教學(xué)特點(diǎn)出發(fā)，不斷進(jìn)行改革，調(diào)動(dòng)學(xué)生的學(xué)習(xí)興趣，研究出新的教學(xué)方法，形成新的教學(xué)模式。

1.傳統(tǒng)教材不適應(yīng)高職教育特點(diǎn)

教材方面，雖然現(xiàn)在市場(chǎng)上有很多所謂的針對(duì)高職高專院校的教材，但事實(shí)上，很多都只是普通高等院校教材的壓縮而已，并沒有能真正針對(duì)高職高專的特點(diǎn)。比如傳統(tǒng)數(shù)字電路的教材按照課程的學(xué)科體系，詳細(xì)介紹目前已普遍使用的各種數(shù)字集成電路內(nèi)部電路的分析與設(shè)計(jì)。而其對(duì)象僅限于中、小規(guī)模集成電路本身，對(duì)如何應(yīng)用各種數(shù)字集成電路構(gòu)建數(shù)字系統(tǒng)方面，卻沒有涉及。因此學(xué)生無法對(duì)數(shù)字電路和數(shù)字系統(tǒng)形成整體認(rèn)識(shí)。這樣的教材在技術(shù)上反映的是20年前數(shù)字電路的水平，在內(nèi)容上沒有也不可能體現(xiàn)高職教育重應(yīng)、重實(shí)踐的教學(xué)特點(diǎn)。

2.傳統(tǒng)的實(shí)驗(yàn)教學(xué)方法不利于創(chuàng)新人才的培養(yǎng)

傳統(tǒng)的實(shí)驗(yàn)教學(xué)方法一個(gè)最顯著的特點(diǎn)就是它的驗(yàn)證性。老師指導(dǎo)學(xué)生實(shí)驗(yàn)的目的就是為了驗(yàn)證某一個(gè)定理或結(jié)論，其優(yōu)點(diǎn)是針對(duì)性較強(qiáng)，指導(dǎo)方便，學(xué)生實(shí)驗(yàn)成功率較高，但是這種實(shí)驗(yàn)很容易使學(xué)生產(chǎn)生滿足感和依賴性，學(xué)生不太愿意進(jìn)一步思考“為什么要這樣做”。因此，這種傳統(tǒng)的驗(yàn)證性實(shí)驗(yàn)具有簡(jiǎn)單性，它嚴(yán)重制約著學(xué)生創(chuàng)新意識(shí)的培養(yǎng)，阻礙著學(xué)生主動(dòng)探索的積極性，不利于創(chuàng)機(jī)關(guān)報(bào)人才的培養(yǎng)。

二“、數(shù)字電子技術(shù)”課程特點(diǎn)

“數(shù)字電子技術(shù)”課程是電類、信息類等專業(yè)學(xué)生進(jìn)入本專業(yè)時(shí)首先開始學(xué)習(xí)的一門專業(yè)基礎(chǔ)必修課程，該課程與后續(xù)開設(shè)的“微機(jī)原理”、“單片機(jī)原理”、“EDA技術(shù)”等諸多專業(yè)課程密切相關(guān)，是學(xué)生專業(yè)素質(zhì)形成的關(guān)鍵性課程之一，在課程體系設(shè)置中有著重要的基礎(chǔ)性地位。教學(xué)目的是讓學(xué)生積累豐厚、扎實(shí)的數(shù)字電子技術(shù)基礎(chǔ)知識(shí)，為后續(xù)課程的學(xué)習(xí)打下良好基礎(chǔ)，同時(shí)培養(yǎng)學(xué)生的自主學(xué)習(xí)能力和創(chuàng)新能力。近年來，數(shù)字電子技術(shù)的應(yīng)用已發(fā)展到甚大規(guī)模集成電路，隨著現(xiàn)代電子技術(shù)、計(jì)算機(jī)技術(shù)以及通訊和網(wǎng)絡(luò)技術(shù)的迅速發(fā)展，使得課程內(nèi)容日趨分化，分析方法更加多樣，授課內(nèi)容愈加復(fù)雜，目前課程教學(xué)正處在優(yōu)化、調(diào)整、整合的時(shí)期，涌現(xiàn)了大量的關(guān)于教學(xué)研究和教學(xué)改革的探索文章。

三、整合課程教學(xué)內(nèi)容，提高教學(xué)效果

電子技術(shù)飛速發(fā)展的今天，數(shù)字電路中的一些傳統(tǒng)內(nèi)容已經(jīng)不適合現(xiàn)代電子信息技術(shù)發(fā)展的需要。為此，對(duì)課程內(nèi)容的調(diào)整勢(shì)在必行。調(diào)整后的內(nèi)容一定要體現(xiàn)課程知識(shí)體系的先進(jìn)性、前瞻性與實(shí)用性。目前“數(shù)字電子技術(shù)”課程過于學(xué)科化，缺乏新觀點(diǎn)、新知識(shí)、新技術(shù)、新器件，因此課程內(nèi)容的改革應(yīng)立足于成熟的需要為應(yīng)用，同時(shí)需要增加現(xiàn)代科學(xué)的新技術(shù)，讓學(xué)生了解知識(shí)的前沿和動(dòng)態(tài)，以拓展學(xué)生的知識(shí)領(lǐng)域，在授課計(jì)劃的修訂中，一是要合理安排課程的經(jīng)典內(nèi)容與現(xiàn)代數(shù)字電路內(nèi)容的課時(shí)比例，大量精簡(jiǎn)壓縮分立元件、小規(guī)模集成電路的內(nèi)容，明確扼要地講述中規(guī)模集成電路及其應(yīng)用，著重于外部邏輯功能的描述和分析，強(qiáng)調(diào)外特性和重要參數(shù)，不詳細(xì)講內(nèi)部電路。二是要把硬件描述（VHDL）和EDA（CPLD/FPGA）技術(shù)另設(shè)為一門新課。新的授課計(jì)劃可以先在電子與信息技術(shù)、計(jì)算機(jī)控制技術(shù)、自動(dòng)控制技術(shù)等電類專業(yè)中試運(yùn)行

四、重構(gòu)數(shù)字電子技術(shù)理論與實(shí)踐教學(xué)體系

1.強(qiáng)調(diào)“基本知識(shí)、基本方法、基本思想”的“三基”核心“，以不變應(yīng)萬變”的學(xué)習(xí)思路

由于電子技術(shù)的發(fā)展日新月異，數(shù)字電子電路的構(gòu)成方式從早期的以邏輯門、觸發(fā)器為基礎(chǔ)，發(fā)展到現(xiàn)在以集成電路為基礎(chǔ)，其常用分析和設(shè)計(jì)手段從早期的邏輯表達(dá)式、卡諾圖等，發(fā)展到現(xiàn)在以EDA計(jì)算機(jī)輔助技術(shù)為主流，數(shù)字電子技術(shù)的知識(shí)體系也日益龐大。所以在教學(xué)中首先要讓學(xué)生認(rèn)識(shí)到課程的性質(zhì)和特點(diǎn)，同時(shí)讓學(xué)生知道，電路的具體形式是變化無窮的。

2.重視知識(shí)的體系化教學(xué)

“數(shù)字電子技術(shù)”的知識(shí)點(diǎn)很多，因此教師在教學(xué)中就要特別重視知識(shí)的體系化教學(xué)。在緒論課上，通過對(duì)學(xué)科發(fā)展歷史和應(yīng)用領(lǐng)域的介紹，把教材上的各個(gè)章節(jié)所講的內(nèi)容和作用簡(jiǎn)略說明一下，使學(xué)生在學(xué)習(xí)具體知識(shí)點(diǎn)之前，了解數(shù)字電子技術(shù)的發(fā)展過程、知識(shí)構(gòu)成體系和各種有趣有價(jià)值的應(yīng)用，從而調(diào)動(dòng)學(xué)生的學(xué)習(xí)興趣，提高學(xué)習(xí)的積極性。

3.在各個(gè)教學(xué)環(huán)節(jié)中，注重理論與實(shí)踐有機(jī)結(jié)合

篇10

關(guān)鍵詞：集成電路設(shè)計(jì)；本科教學(xué)；改革探索

作者簡(jiǎn)介：殷樹娟（1981-），女，江蘇宿遷人，北京信息科技大學(xué)物理與電子科學(xué)系，講師；齊臣杰（1958-），男，河南扶溝人，北京信息科技大學(xué)物理與電子科學(xué)系，教授。（北京 100192）

基金項(xiàng)目：本文系北京市教委科技發(fā)展計(jì)劃面上項(xiàng)目（項(xiàng)目編號(hào)：KM201110772018）、北京信息科技大學(xué)教改項(xiàng)目（項(xiàng)目編號(hào)：2010JG40）的研究成果。

中圖分類號(hào)：G642.0     文獻(xiàn)標(biāo)識(shí)碼：A     文章編號(hào)：1007-0079（2012）04-0064-02

1958年，美國(guó)德州儀器公司展示了全球第一塊集成電路板，這標(biāo)志著世界從此進(jìn)入到了集成電路的時(shí)代。在近50年的時(shí)間里，集成電路已經(jīng)廣泛應(yīng)用于工業(yè)、軍事、通訊和遙控等各個(gè)領(lǐng)域。集成電路具有體積小、重量輕、壽命長(zhǎng)和可靠性高等優(yōu)點(diǎn)，同時(shí)成本也相對(duì)低廉，便于進(jìn)行大規(guī)模生產(chǎn)。自改革開放以來，我國(guó)集成電路發(fā)展迅猛，21世紀(jì)第1個(gè)10年，我國(guó)集成電路產(chǎn)量的年均增長(zhǎng)率超過25%，集成電路銷售額的年均增長(zhǎng)率則達(dá)到23%。我國(guó)集成電路產(chǎn)業(yè)規(guī)模已經(jīng)由2001年不足世界集成電路產(chǎn)業(yè)總規(guī)模的2%提高到2010年的近9%。我國(guó)成為過去10年世界集成電路產(chǎn)業(yè)發(fā)展最快的地區(qū)之一。伴隨著國(guó)內(nèi)集成電路的發(fā)展，對(duì)集成電路設(shè)計(jì)相關(guān)人員的需求也日益增加，正是在這種壓力驅(qū)動(dòng)下，政府從“十五”計(jì)劃開始大力發(fā)展我國(guó)的集成電路設(shè)計(jì)產(chǎn)業(yè)。

在20世紀(jì)末21世紀(jì)初，國(guó)內(nèi)集成電路設(shè)計(jì)相關(guān)課程都是在研究生階段開設(shè)，本科階段很少涉及。不僅是因?yàn)槠潆y度相對(duì)本科生較難接受，而且集成電路設(shè)計(jì)人員的需求在我國(guó)還未進(jìn)入爆發(fā)期。我國(guó)的集成電路發(fā)展總體滯后國(guó)外先進(jìn)國(guó)家的發(fā)展水平。進(jìn)入21世紀(jì)后，我國(guó)的集成電路發(fā)展迅速，集成電路設(shè)計(jì)需求劇增。[1]為了適應(yīng)社會(huì)發(fā)展的需要，同時(shí)也為更好地推進(jìn)我國(guó)集成電路設(shè)計(jì)的發(fā)展，國(guó)家開始加大力度推廣集成電路設(shè)計(jì)相關(guān)課程的本科教學(xué)工作。經(jīng)過十年多的發(fā)展，集成電路設(shè)計(jì)的本科教學(xué)取得了較大的成果，較好地推進(jìn)了集成電路設(shè)計(jì)行業(yè)的發(fā)展，但凸顯出的問題也日益明顯。本文將以已有的集成電路設(shè)計(jì)本科教學(xué)經(jīng)驗(yàn)為基礎(chǔ)，結(jié)合對(duì)相關(guān)院校集成電路設(shè)計(jì)本科教學(xué)的調(diào)研，詳細(xì)分析集成電路設(shè)計(jì)的本科教學(xué)現(xiàn)狀，并以此為基礎(chǔ)探索集成電路設(shè)計(jì)本科教學(xué)的改革。

一、集成電路設(shè)計(jì)本科教學(xué)存在的主要問題

在政府的大力扶持下，自“十五”計(jì)劃開始，國(guó)內(nèi)的集成電路設(shè)計(jì)本科教學(xué)開始走向正軌。從最初的少數(shù)幾個(gè)重點(diǎn)高校到后來眾多相關(guān)院校紛紛設(shè)置了集成電路設(shè)計(jì)本科專業(yè)并開設(shè)了相關(guān)的教學(xué)內(nèi)容。近幾年本科學(xué)歷的集成電路設(shè)計(jì)人員數(shù)量逐漸增加，經(jīng)歷本科教學(xué)后的本科生無論是選擇就業(yè)還是選擇繼續(xù)深造，都對(duì)國(guó)內(nèi)集成電路設(shè)計(jì)人員緊缺的現(xiàn)狀起到了一定的緩解作用。但從企業(yè)和相關(guān)院校的反饋來看，目前國(guó)內(nèi)集成電路設(shè)計(jì)方向的本科教學(xué)仍然存在很多問題，教學(xué)質(zhì)量有待進(jìn)一步提高，教學(xué)手段需做相應(yīng)調(diào)整，教學(xué)內(nèi)容應(yīng)更多地適應(yīng)現(xiàn)階段產(chǎn)業(yè)界發(fā)展需求。其主要存在以下幾方面問題。

首先，課程設(shè)置及課程內(nèi)容不合理，導(dǎo)致學(xué)生學(xué)習(xí)熱情降低?，F(xiàn)階段，對(duì)于集成電路設(shè)計(jì)，國(guó)內(nèi)的多數(shù)院校在本科階段主要開設(shè)有如下課程：“固體物理”、“晶體管理”、“模擬集成電路設(shè)計(jì)”和“數(shù)字集成電路設(shè)計(jì)”（各校命名方式可能有所不同）等。固體物理和晶體管原理是方向基礎(chǔ)課程，理論性較強(qiáng)，公式推導(dǎo)較多，同時(shí)對(duì)學(xué)生的數(shù)學(xué)基礎(chǔ)要求比較高。一方面，復(fù)雜的理論分析和繁瑣的公式推導(dǎo)嚴(yán)重降低了本科生的學(xué)習(xí)興趣，尤其是對(duì)于很多總體水平相對(duì)較差的學(xué)生。而另外一方面，較強(qiáng)的數(shù)學(xué)基礎(chǔ)要求又進(jìn)一步打擊學(xué)生的學(xué)習(xí)積極性。另外，還有一些高等院校在設(shè)置課程教學(xué)時(shí)間上也存在很多問題。例如：有些高等院校將“固體物理”課程和“半導(dǎo)體器件物理”課程放在同一個(gè)學(xué)期進(jìn)行教學(xué)，對(duì)于學(xué)生來說，沒有固體物理的基礎(chǔ)就直接進(jìn)入“晶體管原理”課程的學(xué)習(xí)會(huì)讓學(xué)生很長(zhǎng)一段時(shí)間都難以進(jìn)入狀態(tài)，將極大打擊學(xué)生的學(xué)習(xí)興趣，從而直接導(dǎo)致學(xué)生厭學(xué)甚至放棄相關(guān)方向的學(xué)習(xí)。而這兩門課是集成電路設(shè)計(jì)的專業(yè)基礎(chǔ)課，集成電路設(shè)計(jì)的重點(diǎn)課程“模擬集成電路設(shè)計(jì)”和“數(shù)字集成電路設(shè)計(jì)”課程的學(xué)習(xí)需要這兩門課的相關(guān)知識(shí)作為基礎(chǔ)，如果前面的基礎(chǔ)沒有打好，很難想象學(xué)生如何進(jìn)行后續(xù)相關(guān)專業(yè)知識(shí)的的學(xué)習(xí)，從而直接導(dǎo)致學(xué)業(yè)的荒廢。

其次，學(xué)生實(shí)驗(yàn)教學(xué)量較少，學(xué)生動(dòng)手能力差。隨著IC產(chǎn)業(yè)的發(fā)展，集成電路設(shè)計(jì)技術(shù)中電子設(shè)計(jì)自動(dòng)化（Electronic design automatic，EDA）無論是在工業(yè)界還是學(xué)術(shù)界都已經(jīng)成為必備的基礎(chǔ)手段，一系列的設(shè)計(jì)方法學(xué)的研究成果在其中得以體現(xiàn)并在產(chǎn)品設(shè)計(jì)過程中發(fā)揮作用。因此，作為集成電路設(shè)計(jì)方向的本科生，無論是選擇就業(yè)還是選擇繼續(xù)深造，熟悉并掌握一些常用的集成電路設(shè)計(jì)EDA工具是必備的本領(lǐng)，也是促進(jìn)工作和學(xué)習(xí)的重要方式。為了推進(jìn)EDA工具的使用，很多EDA公司有專門的大學(xué)計(jì)劃，高校購(gòu)買相關(guān)軟件的價(jià)格相對(duì)便宜得多。國(guó)家在推進(jìn)IC產(chǎn)業(yè)發(fā)展方面也投入了大量的資金，現(xiàn)在也有很多高等院校已經(jīng)具備購(gòu)買相關(guān)集成電路設(shè)計(jì)軟件的條件，但學(xué)生的實(shí)際使用情況卻喜憂參半。有些高校在培養(yǎng)學(xué)生動(dòng)手能力方面確實(shí)下足功夫，學(xué)生有公用機(jī)房可以自由上機(jī)，只要有興趣學(xué)生可以利用課余時(shí)間摸索各種EDA軟件的使用，這對(duì)他們以后的工作和學(xué)習(xí)奠定了很好的基礎(chǔ)。但仍然還有很多高校難以實(shí)現(xiàn)軟件使用的最大化，購(gòu)買的軟件主要供學(xué)生實(shí)驗(yàn)課上使用，平時(shí)學(xué)生很少使用，實(shí)驗(yàn)課上學(xué)到的一點(diǎn)知識(shí)大都是教師填鴨式灌輸進(jìn)去的，學(xué)生沒有經(jīng)過自己的摸索，畢業(yè)后實(shí)驗(yàn)課上學(xué)到的知識(shí)已經(jīng)忘得差不多了，在后續(xù)的工作或?qū)W習(xí)中再用到相關(guān)工具時(shí)還得從頭再來學(xué)習(xí)。動(dòng)手能力差在學(xué)生擇業(yè)時(shí)成為一個(gè)很大的不足。[2]

再者，理工分科紊亂，屬性不一致。集成電路設(shè)計(jì)方向從專業(yè)內(nèi)容及專業(yè)性質(zhì)上分應(yīng)該屬于工科性質(zhì)，但很多高校在專業(yè)劃分時(shí)卻將該專業(yè)劃歸理科專業(yè)。這就使得很多學(xué)生在就業(yè)時(shí)遇到問題。很多招聘單位一看是理科就片面認(rèn)為是偏理論的內(nèi)容，從而讓很多學(xué)生錯(cuò)失了進(jìn)一步就業(yè)的好機(jī)會(huì)。而這樣的結(jié)果直接導(dǎo)致后面報(bào)考該專業(yè)的學(xué)生越來越少，最后只能靠調(diào)劑維持正常教學(xué)。其實(shí)，很多高校即使是理科性質(zhì)的集成電路設(shè)計(jì)方向?qū)W習(xí)的課程和內(nèi)容，與工科性質(zhì)的集成電路設(shè)計(jì)方向是基本一致的，只是定位屬性不一致，結(jié)果卻大相徑庭。

二、改革措施

鑒于目前國(guó)內(nèi)集成電路設(shè)計(jì)方向的本科教學(xué)現(xiàn)狀，可以從以下幾個(gè)方面改進(jìn)，從而更好地推進(jìn)集成電路設(shè)計(jì)的本科教學(xué)。

1.增加實(shí)驗(yàn)教學(xué)量

現(xiàn)階段的集成電路本科教學(xué)中實(shí)驗(yàn)教學(xué)量太少，以“模擬集成電路設(shè)計(jì)”課程為例，多媒體教學(xué)量40個(gè)學(xué)時(shí)但實(shí)驗(yàn)教學(xué)僅8個(gè)學(xué)時(shí)。相對(duì)于40個(gè)學(xué)時(shí)的理論學(xué)習(xí)內(nèi)容，8個(gè)學(xué)時(shí)的實(shí)驗(yàn)教學(xué)遠(yuǎn)遠(yuǎn)不能滿足學(xué)生學(xué)以致用或?qū)⒗碚撊谌雽?shí)踐的需求。40個(gè)學(xué)時(shí)的理論課囊括了單級(jí)預(yù)算放大器、全差分運(yùn)算放大器、多級(jí)級(jí)聯(lián)運(yùn)算放大器、基準(zhǔn)電壓源電流源電路、開關(guān)電路等多種電路結(jié)構(gòu)，而8個(gè)學(xué)時(shí)的實(shí)驗(yàn)課除去1至2學(xué)時(shí)的工具學(xué)習(xí)，留給學(xué)生電路設(shè)計(jì)的課時(shí)量太少。

在本科階段就教會(huì)學(xué)生使用各種常用EDA軟件，對(duì)于增加學(xué)生的就業(yè)及繼續(xù)深造機(jī)會(huì)是非常必要的。一方面，現(xiàn)在社會(huì)的競(jìng)爭(zhēng)是非常激烈的，很少有單位愿意招收入職后還要花比較長(zhǎng)的時(shí)間專門充電的新員工，能夠一入職就工作那是最好不過的。另一方面，實(shí)驗(yàn)對(duì)于學(xué)生來說比純理論的學(xué)習(xí)更容易接受，而且實(shí)驗(yàn)過程除了可以增加學(xué)生的動(dòng)手操作能力，同樣會(huì)深化學(xué)生對(duì)已有理論知識(shí)的理解。因此，在實(shí)踐教學(xué)工作中，增加本科教學(xué)的實(shí)驗(yàn)教學(xué)量可以有效促進(jìn)教學(xué)和增進(jìn)學(xué)生學(xué)習(xí)興趣。

2.降低理論課難度尤其是復(fù)雜的公式推導(dǎo)

“教師的任務(wù)是授之以漁，而不是授之以魚”，這句話對(duì)于集成電路設(shè)計(jì)專業(yè)老師來說恰如其分。對(duì)于相同的電路結(jié)構(gòu)，任何一個(gè)電路參數(shù)的變化都可能會(huì)導(dǎo)致電路性能發(fā)生翻天覆地的變化。在國(guó)際國(guó)內(nèi)，每年都會(huì)有數(shù)百個(gè)新電路結(jié)構(gòu)專利產(chǎn)生，而這些電路的設(shè)計(jì)人員多是研究生或以上學(xué)歷人員，幾乎沒有一個(gè)新的電路結(jié)構(gòu)是由本科生提出的。

對(duì)于本科生來說，他們只是剛剛涉足集成電路設(shè)計(jì)產(chǎn)業(yè)，學(xué)習(xí)的內(nèi)容是最基礎(chǔ)的集成電路相關(guān)理論知識(shí)、電路結(jié)構(gòu)及特點(diǎn)。在創(chuàng)新方面對(duì)他們沒有過多的要求，因此他們不需要非常深刻地理解電路的各種公式尤其是復(fù)雜的公式及公式推導(dǎo)，其學(xué)習(xí)重點(diǎn)應(yīng)該是掌握基礎(chǔ)的電路結(jié)構(gòu)、電路分析基本方法等，而不是糾結(jié)于電路各性能參數(shù)的推導(dǎo)。例如，對(duì)于集成電路設(shè)計(jì)專業(yè)的本科必修課程――“固體物理”和“晶體管原理”，冗長(zhǎng)的公式及繁瑣的推導(dǎo)極大地削弱了學(xué)生的學(xué)習(xí)興趣，同時(shí)對(duì)于專業(yè)知識(shí)的理解也沒有太多的益處。[3]另外，從專業(yè)需要方面出發(fā)，對(duì)于集成電路設(shè)計(jì)者來說更多的是需要學(xué)生掌握各種半導(dǎo)體器件的基本工作原理及特性，而并非是具體的公式。因此，減少理論教學(xué)中繁瑣的公式推導(dǎo)，轉(zhuǎn)而側(cè)重于基本原理及特性的物理意義的介紹，對(duì)于學(xué)生來說更加容易接受，也有益于之后“模擬集成電路”、“數(shù)字集成電路”的教學(xué)。

3.增加就業(yè)相關(guān)基礎(chǔ)知識(shí)含量

從集成電路設(shè)計(jì)專業(yè)進(jìn)入本科教學(xué)后的近十年間本科生就業(yè)情況看，集成電路設(shè)計(jì)專業(yè)的本科生畢業(yè)后直接從事集成電路設(shè)計(jì)方向相關(guān)工作的非常少，多數(shù)選擇繼續(xù)深造或改行另謀生路。這方面的原因除了因?yàn)楸究粕诨局R(shí)儲(chǔ)備方面還不能達(dá)到集成電路設(shè)計(jì)人員的要求外，更主要的原因是隨著國(guó)家對(duì)集成電路的大力扶持，現(xiàn)在開設(shè)集成電路設(shè)計(jì)相關(guān)專業(yè)的高等院校越來越多，很多都是具有研究生辦學(xué)能力的高校，也就是說有更多的更高層次的集成電路設(shè)計(jì)人才在競(jìng)爭(zhēng)相對(duì)原本就不是很多的集成電路設(shè)計(jì)崗位。

另外一方面，集成電路的版圖、集成電路的工藝以及集成電路的測(cè)試等方面也都是與集成電路設(shè)計(jì)相關(guān)的工作，而且這些崗位相對(duì)于集成電路設(shè)計(jì)崗位來說對(duì)電路設(shè)計(jì)知識(shí)的要求要低很多。而從事集成電路版圖、集成電路工藝或集成電路測(cè)試相關(guān)工作若干年的知識(shí)積累將極大地有利于其由相關(guān)崗位跳槽至集成電路設(shè)計(jì)的相關(guān)崗位。因此，從長(zhǎng)期的發(fā)展目標(biāo)考慮，集成電路設(shè)計(jì)專業(yè)本科畢業(yè)生從事版圖、工藝、測(cè)試相關(guān)方向的工作可能更有競(jìng)爭(zhēng)力，也更為符合本科生知識(shí)儲(chǔ)備及長(zhǎng)期發(fā)展的需求。這就對(duì)集成電路設(shè)計(jì)的本科教學(xué)內(nèi)容提出了更多的要求。為了能更好地貼近學(xué)生就業(yè)，在集成電路設(shè)計(jì)的本科教學(xué)內(nèi)容方面，教師應(yīng)該更多地側(cè)重于基本的電路版圖知識(shí)、硅片工藝流程、芯片測(cè)試等相關(guān)內(nèi)容的教學(xué)。

三、結(jié)論

集成電路產(chǎn)業(yè)是我國(guó)的新興戰(zhàn)略性產(chǎn)業(yè)，是國(guó)民經(jīng)濟(jì)和社會(huì)信息化的重要基礎(chǔ)。大力推進(jìn)集成電路產(chǎn)業(yè)的發(fā)展，必須強(qiáng)化集成電路設(shè)計(jì)在國(guó)內(nèi)的本科教學(xué)質(zhì)量和水平，而國(guó)內(nèi)的集成電路設(shè)計(jì)本科教學(xué)還處在孕育發(fā)展的嶄新階段，它是適應(yīng)現(xiàn)代IC產(chǎn)業(yè)發(fā)展及本科就業(yè)形勢(shì)的，但目前還存在很多問題亟待解決。本文從已有的教學(xué)經(jīng)驗(yàn)及調(diào)研情況做了一些分析，但這遠(yuǎn)沒有涉及集成電路設(shè)計(jì)專業(yè)本科教學(xué)的方方面面。不過，可以預(yù)測(cè)，在國(guó)家大力扶持下，在相關(guān)教師及學(xué)生的共同努力下，我國(guó)的集成電路設(shè)計(jì)本科教學(xué)定會(huì)逐步走向成熟，更加完善。

參考文獻(xiàn)：

[1]王為慶.高職高?！禤rotel電路設(shè)計(jì)》教學(xué)改革思路探索[J].考試周刊,2011,(23).