導語：如何才能寫好一篇電子電路設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞:電子電路設計；創(chuàng)新；路徑

科技的不斷進步和發(fā)展,電子產(chǎn)品逐漸的滲透到生產(chǎn)和生活的各個領域,成為國家科技生產(chǎn)水平的主要組成因素,推動者計算機技術的不斷進步,成為國家發(fā)展的動力,為技術的全面進步提供必要的條件。但是現(xiàn)階段我國進行電子電路設計的過程中存在一定的問題,創(chuàng)新能力不足,自主知識產(chǎn)權意識較弱,造成整體發(fā)展水平出現(xiàn)滯后性,因此在今后的發(fā)展中需要對電子電路設計的創(chuàng)新路徑進行分析,全面的掌握創(chuàng)新方法,保證電子電路自主研發(fā)能力的提升,促進我國科技水平的全面進步。

1電子電路設計概述

1.1電子電路設計的原則

電子電路設計需要遵循相關的原則,這樣才能更好地保證設計的科學性,首先需要對電子電路內(nèi)部的各項原件相互之間的關系進行全面的分析,掌握設計的內(nèi)部結(jié)構(gòu)以及外部結(jié)構(gòu),整體上對原件內(nèi)部的各項構(gòu)造進行分析,綜合地對電子電路的各項類型進行分析,全面地掌握各項設計類型。其次需要關注設計的功能性原則,在進行設計的過程中需要將電子電路系統(tǒng)進行更加細致全面的劃分,掌握不同模塊的實際功能,考慮到實現(xiàn)這些模塊和功能的途徑,從而在設計中了解掌握原件的情況,實現(xiàn)電子電路設計的規(guī)范性。在進行電子電路設計的過程中需要保證各項功能的完整性,在進行設計的過程中需要針對每一個部件的實際使用效果進行分析,確定整體的設計成果符合實際使用的效果,這樣才能進一步提升設計的科學性與合理性,在實際使用中保證使用的質(zhì)量。

1.2電子電路設計的技術

進行電子電路設計需要采用合適的方法,具體的方法包括遺傳算法。這種方法在進行設計的過程中將關注的焦點放在需要解決的問題上,針對性地進行代碼設計,對需要解決的問題進行相應的編程,這樣的方式可以在進行程序編制的過程中避免因為競爭機制帶來不同遺傳操作和交叉變異的問題,滿足現(xiàn)實情況下的管理機制,對其中較差的個體進行替代,保證代碼的使用更加符合技術的需要,不斷地滿足現(xiàn)實條件,對結(jié)果進行更加全面的管理,對實際問題進行整體解決。而現(xiàn)場可編程邏輯陣列是將邏輯電路方式進行應用,采用在線編程的方式,將存儲芯片設置在RAM內(nèi),在需要編程的過程中通過原理圖和硬件對語言進行描述,然后將數(shù)據(jù)存儲到RAM內(nèi),這樣將數(shù)據(jù)進行存儲的方式使得相關的邏輯關系得到更加科學的處理,一旦對其中的FPGA開發(fā)軟件進行斷電之后,就會出現(xiàn)RAM的邏輯關系空白,為整體的數(shù)據(jù)存儲節(jié)省較多的空間,提升FPGA系統(tǒng)的使用效率,將不同的數(shù)據(jù)流灌入到硬件系統(tǒng)中,提升電子電路設計的整體質(zhì)量,便于對設計方法進行全面的創(chuàng)新。

2電子電路設計的創(chuàng)新基本方法

2.1對電子電路進行層次化的設計

進行電子電路層次化的設計首先需要將基本構(gòu)造分成相應的模塊,對不同的模塊進行分層次的設計描述,整體設計過程中需要按照從硬件頂層抽象描述向最底層結(jié)構(gòu)進行轉(zhuǎn)換,直到實現(xiàn)硬件單元描述為止,層次化設計在進行管理設計的過程中相比較而言較為靈活,可以根據(jù)實際特點選擇適宜的設計方式,既能夠是自頂向底的方式,也可以是自底向頂?shù)姆绞?具體情況需要按照實際情況進行分析,對電子電路的設計進行全面科學的管理。

2.2對電子電路進行漸進式設計

漸進式設計也是電子電路設計中經(jīng)常出現(xiàn)的情況,這種設計方式主要是將一些附加功能帶入到管理中,將設計的相關指標使用到設計中,其中包括高頻、低頻模擬電路、數(shù)字電子線路的結(jié)構(gòu)設計,然后依據(jù)實際情況設計相應的單元電路結(jié)構(gòu),將電子電路工作的特點和運行方式融入到設計中,并將線路設計進行全面的整合,注重輸入與輸出之間的相互關系,保證電路設計的規(guī)范性,將電子電路設計得更加便于操作。同時在進行設計的過程中需要對漸進式設計的步驟進行分析,根據(jù)應用型電子電路的功能,及時地對電子電路進行組合,在進行拼裝時需要關注連接點信號連接的強度、幅度以及電壓值之間的關系,將整體電路進行更加科學的設計。

2.3硬件語言描述設計

在進行電子電路設計的過程中還可以使用基于硬件語言描述的形式,首先需要對設計目標進行全面的管理,熟悉電子設計中對信號進行控制的相關原理,保證信號處理的各項參數(shù)。在具體信息確定完成之后需要對系統(tǒng)進行分解,找出硬件的總體框架,之后對設計圖進行仿真設計,將較為重要的位置使用相關的記號進行標注,然后借助CAD軟件對設計進行仿真測試,保證電子電路設計的邏輯關系、正負極值、時序等的正確性,提升方案設計的規(guī)范性。

3電子電路設計的創(chuàng)新路徑

3.1電子電路構(gòu)架設計

進行設計創(chuàng)新首先需要對整體的設計構(gòu)架進行管理,在設計中對FPGA系統(tǒng)進行重新定義,在硬件單元內(nèi)部建立連接,找出更加明確的構(gòu)建系統(tǒng),對設計途徑進行創(chuàng)新。在設計結(jié)束之后需要對設計目標以及設計結(jié)果進行對比,可以采用錯誤的代碼,驗證系統(tǒng)在進行甄別過程中的效果,對于出現(xiàn)問題的地方及時進行改進。在結(jié)束之后選擇適宜的子系統(tǒng),其中一部分保持原本的運行狀態(tài),一部分按照遺傳算法進行一定的修改,這樣可以對系統(tǒng)進行更加完善的處理,使操作的適應性更強。進行改進之后再對系統(tǒng)進行整體的驗證,不斷地對設計方案進行改進,使得設計更加符合方案的需要。

3.2對設計環(huán)境進行創(chuàng)新

在設計過程中需要對系統(tǒng)的環(huán)境進行創(chuàng)新,用于測試的環(huán)境需要將測試的硬件與顯示的FPGA構(gòu)架和硬件進行全面的控制,制定適宜的仿真軟件。計算機在使用的過程中可以通過通信電纜將數(shù)據(jù)從計算機下載到FPGA系統(tǒng)中,使用規(guī)范化的儀器對數(shù)據(jù)采集中的硬件和軟件進行連接,對設計方案進行全面的評估,并將數(shù)據(jù)轉(zhuǎn)化進行應試實驗,對軟件進行仿真處理,提升系統(tǒng)整體運行環(huán)境。

4結(jié)語

電子電路設計對于科技的發(fā)展具有較為關鍵的作用,需要對系統(tǒng)進行全面的管理,對設計方法進行不斷的創(chuàng)新,使設計在多變的環(huán)境中實現(xiàn)自我重構(gòu),提升設計的科學性,使抽象的理論形象化、復雜的電路實際化。不僅能提高理解分析能力,而且能提高設計能力。通過設計和模擬仿真可以快速地反映出所設計電路的性能,使設計更加生動、直觀、實時、高效,更好地為人類造福。

參考文獻

[1]梁光勝.電子技術系列課程教學改革的研究與實踐[A].中國光學學會光電技術專業(yè)委員會,教育部高等學校電子信息科學與工程類專業(yè)教學指導分委員會,全國高等學校光學教育研究會.全國光學、光電和電子類專業(yè)教學經(jīng)驗交流、研討會專集[C].中國光學學會光電技術專業(yè)委員會,教育部高等學校電子信息科學與工程類專業(yè)教學指導分委員會,全國高等學校光學教育研究會,2012.

[2]黃品高,葉懋,景新幸.電子電路基礎實驗教學中培養(yǎng)學生創(chuàng)新能力的基本素質(zhì)的探索[A].教育部中南地區(qū)高等學校電子電氣基礎課教學研究會.教育部中南地區(qū)高等學校電子電氣基礎課教學研究會第二十屆學術年會會議論文集（上冊）[C].教育部中南地區(qū)高等學校電子電氣基礎課教學研究會,2010.

[3]宋菲.電子電路設計的創(chuàng)新路徑分析[J].數(shù)字技術與應用,2015(6):17.

篇2

【關鍵詞】Pspice 模擬電子電路 電子電路設計

在電氣、電子、自動化、計算機等類型的專業(yè)中，模擬電子電路設計是基礎的技術課程，其理論知識較為抽象且電路的原理較為復雜，對于學生來說比較困難，教師也難以教好。本文提出將Pspice應用在模擬電子電路設計中，有了該軟件，就等于有了電路以及實驗室，完美地將理論與實踐結(jié)合，為教師和學生提供便利。

1 Pspice軟件概述

Pspice軟件由Schematics（電路模擬器）、Pspice（仿真軟件的數(shù)據(jù)處理器）、Probe（軟件的圖形后期處理器）、Stmed（產(chǎn)生信號的工具）、Parts（為器件建立模型的工具）和Pspice Optimizer（軟件的優(yōu)化設置工具）等組成，能夠提供強大的電路圖繪制、電路模擬仿真、圖形后期處理等功能。

Pspice包括以下主要功能：直流特性分析，其中包囊直流靜態(tài)工作點分析、直流靈敏度分析、直流掃描分析以及直流小信號傳遞函數(shù)值分析；交流掃描分析，包括頻率特性分析和噪聲分析；瞬態(tài)特性分析；蒙特卡羅分析；溫度特性和參數(shù)掃描分析；最壞情況分析等。

在設計電子電路期間，以既定的功能及技術參數(shù)來制定設計方案，可以應用Pspice模擬和連接電路并檢測電路設計有無達到預期效果，也可以在計算機上對電路的結(jié)構(gòu)和相關參數(shù)進行修改，不斷測試、觀察輸出的波形，直至達到設計要求，以便取得電路的最優(yōu)技術指標，為電路設計的精準性評價提供便利。此外，還能夠分析容差、敏捷性、最壞狀況、溫度特性等，這些都是傳統(tǒng)的方法難以完成的，還能夠比較各種設計方案的優(yōu)劣，方便選擇最優(yōu)的方案，使電路設計最優(yōu)化。

2 Pspice軟件的仿真實例

Pspice軟件在電子電路設計中的應用可以提高教學效率，仿真電路的步驟大致分為五步：第一，繪制電路圖；第二，分析電路的特性和仿真參數(shù)；第三，仿真測驗；第四，顯示仿真的結(jié)果；第五，分析并輸出相應的實驗結(jié)果。下面對Pspice軟件的仿真實例進行分析。

2.1 限幅電路的設計實驗

限幅電路的示意圖如圖1所示，二極管的型號為DIN4148，電阻為1kΩ，電源電壓為3伏特，當輸入電壓達到6sin wt的時候，電路要達到限制輸入電壓幅值的目的。

設置直流掃描分析以及瞬態(tài)分析，得出輸入電壓Ui以及輸出電壓U0的波形，如圖2所示，可見電路對輸入電壓幅值的限制效果。

在限幅電路的瞬態(tài)分析結(jié)果示意圖中可見（圖3），當輸入的電壓超出固定范圍時，超出的部分就會被截止，這樣就能使信號的電壓在一定的幅值內(nèi)，防止電路受信號電壓的影響出現(xiàn)故障。

2.2 RC正弦振蕩電路設計實驗

RC振蕩電路在電子技術中得到廣泛應用，振蕩電路在自動進行振蕩的過程中，其達到平衡的條件所花費的時長極短，在課堂上，教師直接講授相關的理論會令學生難以在有限的課堂時間內(nèi)理解并掌握，因為學生難以根據(jù)抽象的理論想象出波形。就此，將Pspice運用到其中，可以觀察出振蕩電路建立振蕩的過程以及振蕩器在穩(wěn)定之后的波形，同時，可以改變電阻或電容，觀察其對振蕩電路會產(chǎn)生怎樣的影響，更加便捷、直觀地掌握振蕩電路的設計原理及運行原理。

3 總結(jié)

從上述的設計實驗中可知，在模擬電子電路設計中應用Pspice能夠使設計仿真的效果精準且直觀形象，為電子電路的設計提供極大便捷。Pspice是應用極廣的電路設計及分析軟件，具有繪制電路圖、模擬仿真電路、圖形后期處理等強大功能，在建立真實的電路之前，在該軟件上設計、繪制仿真電路，依據(jù)具體的需求來設置相應的參數(shù)，斷定電路設計是否科學、性能是否可靠、能否達到設計的要求、有無必要修改電路等，還可以對元件的變化會對電路造成怎樣的影響進行綜合評估，同時也能對一些電路的特性進行測量分析?？傊?，Pspice的應用能夠為電子電路的模擬仿真設計帶來很好的內(nèi)外部條件，幫助設計者設計出最優(yōu)電路，提高教師的教學效率和學生的掌握速率，從根本上減少成本支出，使電路設計最優(yōu)化，提高電路性能的可靠性，是模擬電子電路設計中必不可少的仿真設計軟件。

參考文獻

[1]楊慧梅，朱勇.PSPICE仿真軟件在《低頻電子線路》教學中的應用[J].合肥工業(yè)大學學報（社會科學版），2010（05）.

[2]付巍.Pspice在模擬電子電路設計中的應用[J].機械工程與自動化，2006（03）.

[3]段天睿，滕照宇，姚勇，李興紅.柔性線路板串擾Pspice仿真分析及應用[J].安全與電磁兼容，2009（05）.

[4]宋國民，王寧，張愛云，周維.Pspice仿真平臺在共軌ECU設計中的應用[J]. 現(xiàn)代車用動力，2009（03）

[5]周潤景，張麗娜，王志軍.Pspice 電子電路設計與分析[M].北京： 機械工業(yè)出版社，2011

篇3

在現(xiàn)今的市場經(jīng)濟環(huán)境下，任何的消費者都是追求性價比最大的原則。在使用一些電子元件的時候，一方面要注意產(chǎn)品的質(zhì)量，同時還要在選擇產(chǎn)品元件的時候注意價格因素，在價格和質(zhì)量之間找到一個完美的結(jié)合點，這樣的產(chǎn)品才是最受歡迎的和市場競爭力高的產(chǎn)品。

2電子電路設計的基本步驟

電子電路設計的基本步驟的了解也是進行電子電路調(diào)試的一個重要的環(huán)節(jié)，這樣的話在調(diào)試的過程中間，我們也可以利用設計的步驟進行相反的推演。

2.1分析設計課題，明確功能要求

在看到設計的課題的時候，我們應該認真的研究課題，找到課題的重心，和中心，然后對課題進行深入的研究，確定課題的每個方面，考慮到每個細節(jié)，最后確定設計的電路的功能，所需要的元件，各個元件的功能，制造出顧客滿意的電子電路。

2.2確定核心功能器件和總體設計方案

在明確設計課題的思路之后，對課題的設計的電子電路有一個明確的定位，根據(jù)設計的電子電路的具體功能有了具體的了解，我們才好確定所需要的功能器件，再采購功能器件，最后設計一整套的設計方案，當然方案的設計最好多設計幾套，畢竟方案是理論的產(chǎn)物，現(xiàn)實的需要中可能會出現(xiàn)偏差，這也是有備無患，況且也可以在這些方案中間選擇一個最優(yōu)的方案實施。

2.3功能單元電路的設計與選擇

在設計功能單元電路的時候，我們要明確對各個單元的電路的要求，針對這些具體的要求在制定出準確的指標參數(shù)。選擇各個單元的功能的時候我們要注意的是不是單純的選擇，還要根據(jù)這個元件的連接的各個元件之間的配合來選擇這樣的單元電路的設計才是符合整體性的要求，設計出來的電路不是單純的零件的組合，而是各個零件的相互的配合，最后形成的一個有機的結(jié)合體。

2.4初步形成整體設計

在完成以上步驟的前提之下，就要形成一個相對完整的設計方案，這個方案要求是考慮到各個方面的因素，不會出現(xiàn)低級的錯誤，加上加工整理形成一個電路設計的雛形，建立一個宏觀的框架。

2.5電路試制

在電路圖的設計定稿之后，就可以進行電路的試制，制作出相應的電路板，焊接相應的電路元件，最后檢查相應的元件是否完好，連接的是否緊密，安裝好之后還可以進行通電調(diào)試，看看是否需要優(yōu)化。

2.6電路的調(diào)試和定性

最后在以上的各個步驟完成之后，就要在制作的樣品中間進行測試調(diào)節(jié)，然后選出最好的電路設計，在這個過程中間首先是進行調(diào)試，對其中的問題進行檢查維修，在交友相關的部門試用，確定適合以后在定性生產(chǎn)，在調(diào)試定性的過程中間我們要詳細的記錄下來各種數(shù)據(jù)。本文來自于《電子科技》雜志。電子科技雜志簡介詳見

3調(diào)試儀器的介紹

篇4

關鍵詞：電子電路設計教學；軟件實際應用

隨著計算機技術的發(fā)展進步，計算機軟件的開發(fā)應用發(fā)展空間也越來越廣闊。計算機軟件對于電子線路設計而言，其重要性不言而喻，可提供給電路設計更合理的參數(shù)方案，無論是教學應用中亦或社會應用中，均占有極高的比重和地位。目前，已有諸多設計者在設計和研究電路的過程中，利用電腦仿真技術來分析調(diào)試電路設計，充分證實計算機軟件是實現(xiàn)電子電路設計的關鍵工具。

一、電子電路設計教學和計算機軟件的發(fā)展現(xiàn)狀

在計算機技術迅猛發(fā)展的當前，幾乎任何行業(yè)的發(fā)展都離不開計算機軟件的開發(fā)利用，特別是電子電路設計領域，應用各類計算機軟件進行電路設計既快捷便利，又能有效驗證電子線路的功能及連接。而隨著計算機軟件的普及應用，其類型功能等越來越完善，也得到了廣泛的認可。在實際的電路設計中，無論設計亦或搭建線路，都需要電路圖繪制、結(jié)構(gòu)調(diào)動、電路及元件設計等電子領域共同參與，這就表明需要用到的計算機類型也不盡相同，也是促進計算機軟件完善發(fā)展的內(nèi)在動力。

目前，我國大多數(shù)高校開設的電子電路設計課程主要以“理論+實踐”為主，這種課程模式提供給學生學習電路設計更廣闊的發(fā)展空間。而使用計算機軟件輔助教學，讓學生掌握軟件使用方法，可利于學生通過軟件工具設計電子電阻，搭建和調(diào)試其線路。在電路設計教學中應用輔助軟件，最具有代表性的實例即模擬電子技術實驗教學，其不但能使學生獲得基礎性知識，通過課堂的實踐練習更加深入認知電路設計和仿真軟件應用，也可在課程后期實踐中，更進一步融合電子電路知識與軟件知識。從這個角度來看，進行電子電路教學，對電路設計結(jié)合計算機軟件意義非凡，也是我國電子電路技術發(fā)展的基礎前提。

二、電子電路設計教學中輔助軟件的應用

（一）Portues軟件的應用

目前，在電子電路設計的教學中，Portues軟件的應用較為普遍，此軟件具有強大的輔助設計功能，作為仿真教學軟件之一，在科技水平大幅度提高的今天，逐漸受到電子電路專業(yè)師生的青睞。Portues軟件的應用需通過在界定頁面演示后，根據(jù)仿真實驗結(jié)果所得結(jié)論制定或優(yōu)化相關解決方案。這種仿真模式能提高軟件利用效率，得出一系列仿真波形和圖像，實現(xiàn)更深入的修改。通常來說，在傳統(tǒng)的設計過程中，設計者需要將初始的原理圖做成實際測試版進行調(diào)試，發(fā)現(xiàn)問題后，需要進行電路板的修改和完善。使用該軟件則可避免這一環(huán)節(jié)，只要通過該軟件就能分析原始電子電路設計，并自動生成其研究結(jié)果。從這個角度來說，該軟件具有操作便利、功能全面的優(yōu)勢，并及時調(diào)整電子電路設計過程中產(chǎn)生的數(shù)據(jù)，在學生實訓實驗的過程中，也有利于解決電子電路設計教學中的問題。同時，該軟件的檢測手段更科學，可完全取代傳統(tǒng)落后檢測模式，且能夠大大降低實驗成本，對提高教學效率減少設計時間作用巨大。

（二）CAD軟件的應用

CAD軟件在電子電路設計教學中的應用，與其他軟件相比具有研究不同圖像的特點，在教學中應用相對廣泛。而在電子電路教學不斷發(fā)展的今天，該軟件不但有利于電路制圖，也有益于核算相關數(shù)據(jù)和繪制幾何圖形。教師在利用該軟件進行電子電路設計教學時，可根據(jù)電子電路設計類型的不同，展示不同設計的方案及措施。而且，學生利用該軟件進行實踐，可了解到電子電路設計中的各種問題，并更便捷快速地解決面臨的問題，使學生在實踐中不斷累積經(jīng)驗，提高自身動手能力及解決問題的能力，進而避免這些問題對教學的干擾。另外，CAD軟件本身擁有元件整理庫，故能在教學中設置電子電路設計的相關元件，還能直接及時地給出解決電路設計中所存問題的方案。在教學中利用該軟件輔助，可有效減少制作原理圖像的時間，使學生深刻記憶制作設計的圖像。但需要注意一點，即教師要詳細說明模擬元件與真實元件的區(qū)別，以免學生在實踐操作中受到不安全因素的威脅。

（三）EWB軟件的應用

EWB軟件是技術型仿真軟件，其中涉及大量高科技元件與電路模型。從仿真軟件角度來說，EWB軟件的使用功能十分強大，能夠進行整體的電子電路分析，并可提出相關問題。該軟件與其他軟件相比，更具適用性，可以實現(xiàn)不同的電子電路設計。因此，當教師利用該軟件輔助教學時，應注重強調(diào)其不同所在，既要讓學生充分利用軟件主要功能，也要了解相關拓展功能。例如，系統(tǒng)的掃描分析電子電路形式時，該軟件在仿真各種函數(shù)的同時，也可模擬電路生成。另外，在學生利用軟件中涉及的高科技元件和功能完善原始電子電路設計的過程中，教師應詳細地向?qū)W生介紹并解釋相關軟件的生成，以確保學生能夠全面掌握軟件使用方法，進而開展高效的學習。在電子電路設計中只有不斷了解EWB軟件，將其全面融入其中才能展現(xiàn)其精準程度與時效性。

三、結(jié)束語

通過上文分析可知，輔助軟件應用于電子電路設計教學中，無疑是對電路設計和功能檢測教學方法的最佳補充。教師在備課期間，應對各種輔助軟件運用特點進行合理比較，以便擇取更具備教學價值的軟件進行教學，實現(xiàn)對電路參數(shù)的全面講解，培養(yǎng)學生獨到電力工程設計見地，進而為其將來就業(yè)發(fā)展奠定良好基礎。

參考文獻：

[1]李葉明.淺析Multisim仿真軟件在電子電路實驗教學中的運用[J].都市家教（上半月），2015，（4）：268-268.

[2]顧玲芙.各類軟件在電子電路設計教學中的運用[J].電子制作，2013，（20）：132-132.

[3]顧學俊.分析各類軟件在電子電路設計教學中的應用[J].電子測試，2015，（7）：130-131，122.

篇5

電子技術是一門實踐性很強的課程，其中電子電路設計是一個重要的實踐環(huán)節(jié)，掌握單元電路的設計方法是每個電子工程師必備的能力。具體介紹了單元電子電路設計步驟及幾種重要單元電路的設計方法。

電子技術是一門實踐性很強的課程，加強技能的訓練及培養(yǎng)，是提高工程人員的素質(zhì)和能力的必要手段。在電子信息類教學中，電子電路設計是一個重要的實踐環(huán)節(jié)，著重讓學員從理論學習過渡到實際的應用，為以后從事技術工作打下堅實的基礎。

設計電子電路系統(tǒng)時，首先必須明確系統(tǒng)的設計任務，根據(jù)任務進行方案選擇，然后對方案中的各個部分進行單元的設計，參數(shù)計算和器件選擇，最后將各個部分連接在一起，畫出一個符合設計要求的完整的系統(tǒng)電路圖。因此，掌握單元電路的設計方法和實際設計電路的能力，是電子工程師必備的能力。

一、電子技術及單元電路概念

所謂電子技術是根據(jù)電子學的原理，運用電子器件設計和制造某種特定功能的電路以解決實際問題的一門學科。包括信息電子技術和電路電子技術兩大分支。信息電子技術包括模擬電子技術和數(shù)字電子技術。電子技術是對電子信號進行處理的技術，處理的方式有信號的發(fā)生、放大、濾波、轉(zhuǎn)換。

電子電路是由兩部分組成，即電子元件和電子器件。電子原件是指電子設備中的電阻器、電容器、變壓器和開關等，而電子器件通常由電子管、離子管、晶體管等構(gòu)成。電子電路按組成方式可分為分立電路和集成電路。單元電路是整個電子電路系統(tǒng)的一部分，常用的單元電路有放大電路，整流電路，震蕩電路，檢波電路，數(shù)字電路?？傮w來說是與門，非門，或門及其組合的計數(shù)電路，觸發(fā)器，加減運算器等。單元電路的設計訓練是為了能提高整體電子電路的設計水平。

二、單元電路的設計步驟

1.明確任務

單元電路設計前都需明確本單元電路的任務，詳細擬定出單元電路的性能指標，這是單元電路設計最基本的條件。通過計算電壓放大的倍數(shù)、輸入及輸出電阻的大小，并且根據(jù)電路設計的簡單明了、成本低、體積小、可靠性高等特點進行單元電路的設計。

2.參數(shù)計算

參數(shù)計算是為了保證單元電路的功能指標達到所需的要求，參數(shù)計算需要電子技術知識，對這方面的理論要求很高。例如，放大器電路中我們通常需要計算各電阻值以及他們的放大倍數(shù)；振蕩器中我們通常需要計算電阻電容以及震蕩頻率。進行參數(shù)計算時，同一個電路可能得出不止一組數(shù)據(jù)，我們要注意選擇數(shù)據(jù)的方法，選擇的這組數(shù)據(jù)需要完成電路設計的要求，并且在實踐中能真正可行。

3.畫出電路圖

為詳細表述單元電路與整機電路的連接關系，設計時需要繪制完整的電路圖。通過單元電路之間的相互配合和前后之間的關系使得設計者盡量簡化電路結(jié)構(gòu)。例如對于單元電路之間的級聯(lián)設計，在各單元電路確定以后，還要認真仔細地考慮它們之間的級聯(lián)問題，從而到達減少浪費，從而降低工作量。注意各部分輸入信號、輸出信號和控制信號的關系，模擬輸入、輸出，使得輸入、輸出、電源、通道間全隔離，將

轉(zhuǎn)貼于

直流電流、電壓信號分成多路相同或不同的電流、電壓信號，實現(xiàn)不同設備同時采集控制。

（1）注意電路圖的可讀性

繪圖時盡量把主電路圖畫在一張紙上，比較獨立和次要部分畫在令一張紙上，圖的端口和兩端做好標記，標出各圖紙之間信號的引入及引出。

（2）注意信號的流向及圖形符號

一般從輸入端和信號源畫起，又左至右或者由上至下按信號的流向依次畫出單元電路。圖中應加適當?shù)臉俗?，并且圖形符號要標準，

（3）注意連接線畫法

各元件之間的連接線應為直線，并且盡量減少交叉。通常情況下連接線應水平或垂直布置，無特殊情況不畫斜線，互相連接的交叉用原點表示。

三、幾種典型單元電路的設計方法

單元電路的設計是否合理，能夠關系到整個電子電路的設計是否能夠正常運行。因此，各個單元設計的工程師紛紛致力于單元電路的設計。

1.對于線性集成運放組成的穩(wěn)壓電源的設計

穩(wěn)壓電源設計的一般思路是讓輸入電壓先通過電壓變壓器，再通過整流網(wǎng)絡，然后經(jīng)過濾波網(wǎng)絡最后經(jīng)過穩(wěn)壓網(wǎng)絡。在單元電路中，對于串聯(lián)反饋式穩(wěn)壓電路大體上可分為調(diào)整部分、取樣部分、比較放大電路、基準電壓電路等。經(jīng)過這樣設計的線路，具有過流及短路保護功能，當負載電流到達限額是能起到保護電路的功能工作。其具體設計方法為：對于整流出來的直流電是很少用來直接帶動負載，還必須濾波后降低其紋波系數(shù)，但這種電路不能起到穩(wěn)壓的作用。所以穩(wěn)壓電源都應滿足一定的技術指標。

2.單元電路之間的級聯(lián)設計

各單元電路確定以后，還要認真仔細地考慮它們之間的級聯(lián)問題。如電器特性的相互匹配、信號耦合方式、時序配合以及相互干擾等問題。

對于電氣性能相互匹配的問題有些涉及到的是模擬單元電路之間的匹配，有的涉及到的是數(shù)字單元電路之間的匹配，有的則需要兩者兼顧。從提高放大倍數(shù)和負載能力考慮，希望后一級的輸入電阻要大，前一級的輸入電子要小，但從改善頻率響應角度考慮，則剛好相反。

信號耦合方式有直接耦合、間接耦合、阻容耦合、變壓器耦合和光耦合。直接耦合方式最簡單，但是在靜態(tài)情況下，存在兩個單元電路的相互影響，因此在電路分析時應加以考慮。

時序配合的問題比較復雜，先對系統(tǒng)中各個單元電路的信號關系進行詳細的分析，來確定系統(tǒng)的時序，以確保系統(tǒng)正常工作下的信號時序。最后設計出實現(xiàn)該時序的方法。

3.對于運算放大器電路的設計

運算放大器是具有很高放大倍數(shù)的電路單元，在實際電路中通常結(jié)合反饋網(wǎng)絡共同組成某種功能模塊。運放是一個從功能的角度命名的電路單元，可以由分立的器件實現(xiàn)，也可以實現(xiàn)在半導體芯片當中。運算放大器的設計中，其基本參數(shù)應當選擇單、雙電源供電，電源電流。而且應當輸入失調(diào)電壓、輸入失調(diào)電流、輸入電阻。并且轉(zhuǎn)換速率、建立時間。設計中應當正確認識、對待各種參數(shù)，不盲目片面追求指標的先進。其中值得引起重視的是：依據(jù)推薦參數(shù)在規(guī)定的消振引腳之間接入適當?shù)碾娙菹?，這是為了消除運放的高頻自激，同時為了減小消振困難這一情況，應盡量避免兩級以上放大級級連。

篇6

【關鍵詞】電子工程設計;高頻電路;教學研究

1.引言

《電子工程設計》是電子信息工程專業(yè)的一門專業(yè)課和必修課。本課程是學生學習電子技術十分重要的教學環(huán)節(jié)之一，是對學生學習電子技術知識的綜合實踐訓練。通過電子技術實踐教學環(huán)節(jié)，使學生鞏固所學的電子技術理論知識，培養(yǎng)學生解決實際問題的能力，加強基本技能的訓練，切實提高學生的實踐動手能力和創(chuàng)新能力。教學任務是通過本課程的學習使學生掌握常用電子元器件基本知識，常見電子電路的設計，綜合電子應用電路的設計，電子線路板元件布置與布線基本知識，元件焊接技術，硬件電路的調(diào)試技術，電信號的檢測技術。

課程內(nèi)容中高頻電路設計部分是重點也是難點，高頻電路設計包括各種調(diào)諧電路的設計、高頻振蕩器的設計以及實際電路的制作和調(diào)試。學生在進行各種參數(shù)選擇和電路調(diào)試的過程中很容易出現(xiàn)問題，本文針對高頻電路設計和調(diào)試方法進行了深入的教學研究，結(jié)合課程講授過程中的實際問題對此部分教學內(nèi)容做了詳細分析，并取得了良好的教學效果。

2.調(diào)諧放大電路的設計和調(diào)試方法研究

調(diào)諧放大器是一種選頻放大器，即從所輸入的信號中選出有用信號并進行電壓放大。調(diào)諧放大器在各種電子設備、發(fā)射和接收機中被廣泛應用。在調(diào)諧放大器中由L、C元件組成并聯(lián)諧振回路，對信號進行選頻[1]。放大器件可以是雙極型晶體管，也可以是場效應管。

2.1 原理電路

圖1 原理電路一

圖2 原理電路二

RB1、RB2、RE提供管子的靜態(tài)工作點，使管子處在放大狀態(tài)。電路之一中的L、C組成并聯(lián)諧振回路，決定諧振頻率。電路只對諧振頻率及其通頻帶內(nèi)的信號進行電壓放大，而對通頻帶以外的輸入信號不放大，從而實現(xiàn)選頻放大。電路之二的直流偏置與電路之一相同。電路中的C、L1、L2決定諧振回路的諧振頻率。放大的電壓信號經(jīng)L1、L2之間的互感耦合，由L2兩端輸出。上述電路在發(fā)射和接收設備中被廣泛應用。如超外差收音機的中放電路、電視機的中放電路等普遍使用上述電路。

2.2 電路的設計方法

（1）按所需諧振頻率選擇LC參數(shù)

諧振頻率由L、C參數(shù)共同決定，在設計中一般先固定電容的參數(shù)，選擇電感元件的參數(shù)。在設計高頻諧振回路時，由于管子的結(jié)電容和元件分布電容影響諧振頻率，選擇電容參數(shù)時適當將容量選的小些。電感最好選用具有磁帽的電感，以方便電路調(diào)試時微調(diào)電感量。如果選用有骨架電感，可通過增減匝數(shù)來微調(diào)電感量;如果選用空心電感也可通過改變匝與匝之間距離來微調(diào)電感。

（2）三極管放大電路的設計

電路屬于小信號放大電路，設計時參照中頻段單管放大電路的設計過程。其實就是通過設計使管子具有合適的靜態(tài)工作點，并具有合適的動態(tài)范圍。如UCEQ≈1/2VCC。注意：對直流來說LC回路相當于短路。

2.3 電路的調(diào)試方法

（1）靜態(tài)調(diào)試

調(diào)試電路的靜態(tài)工作點，使電路中管子的靜態(tài)電流和有關電壓達到設計值。UCEQ最好接近1/2VCC。

（2）動態(tài)調(diào)試

在信號輸入端輸入接近LC回路諧振頻率的頻率可變的信號，用毫伏表測試LC回路的電壓。將輸入信號由低到高改變頻率，觀察毫伏表讀數(shù)，當毫伏表讀數(shù)最大時，所輸入的信號頻率就是該電路所放大的信號頻率。

上述毫伏表可以用示波器代替。當示波器顯示波形幅度最大時，所輸入的信號頻率即為該LC回路的諧振頻率，也就是該電路所放大的頻率。在沒有毫伏表的情況下，也可以用萬用表直流電壓檔測量管子的UCE，在LC諧振時UCE最小。如果電路的諧振頻率偏離設計頻率，可以通過微調(diào)電感量進行諧振頻率的微調(diào)。如果諧振頻率偏離設計值太多，可先改變電容的容量，然后再微調(diào)電感量。如果有條件最好用掃頻儀調(diào)試放大電路的頻率特性。

3.高頻正弦振蕩電路的設計和調(diào)試方法研究

所謂高頻正弦振蕩器是指產(chǎn)生幾百kHz以上正弦信號的電路（幾赫茲～幾千赫茲正弦信號由RC正弦振蕩器產(chǎn)生）。

高頻振蕩器按選頻網(wǎng)絡分為LC正弦振蕩器和石英晶體正弦振蕩器[2]。LC正弦振蕩器的頻率穩(wěn)定度為10-2～10-5，石英晶體正弦振蕩器的頻率穩(wěn)定度為10-7～10-9。

LC正弦振蕩器的振蕩頻率可通過改變電感量實現(xiàn)微調(diào)。如果需要使振蕩頻率該變量較大，一般先改變諧振回路電容的容量，然后微調(diào)電感量。當石英晶體的標稱頻率選定后，石英晶體振蕩器的振蕩頻率基本固定，雖然理論上可通過改變配諧電容的容量來微調(diào)振蕩頻率，但由于配諧電容的容量很小，在實際中通過改變配諧電容容量對電路振蕩頻率的改變很很小。只要應用場合對振蕩器振蕩頻率穩(wěn)定度的要求不是很高，實際中高頻振蕩器大多是LC正弦振蕩器。

3.1 LC正弦振蕩器的電路設計

從理論上講，LC正弦振蕩電路有變壓器反饋式、電感三點式、電容三點式、改進的電容三點式（克拉撥電路）。實際中的LC正弦振蕩電路上述四種形式都有，但最多的是電容三點式和改進的電容三點式[3]。這是由于電容三點式電路管子的結(jié)電容和元件分布電容對諧振頻率的影響小。電容三點式電路原理電路如圖3所示。

圖3

由管子和RP、R1、R2、R3、R4、C1、C2組成的電路是小信號放大電路。顯然它是阻容耦合共基極放大電路。電阻決定電路中管子的直流偏置，由于整體電路為振蕩電路，管子在處于放大狀態(tài)的前提下，應盡量使直流偏置小些，即靜態(tài)工作點靠近截止區(qū)，如管子的靜態(tài)集電極電流一般在（1～2）mA。電容C1、C2為隔直通交電容，它們的容量視振蕩頻率決定[4]。

振蕩頻率計算公式近似為：

在選擇C3和C4容量時，要注意C4對諧振頻率的容抗決定正反饋的大小，其容抗越大則正反饋量就越大，電路容易起振[5]。但正反饋量過大會使管子退出放大狀態(tài)，反而電路不能振蕩。在設計中先選擇C的容量，然后計算L的電感量。振蕩頻率在幾MHz以下時，C的容量選幾百pF;振蕩頻率幾十MHz時，選C為幾十pF。在C的容量選定后，根據(jù)振蕩頻率f0確定L的值。

3.2 電路的調(diào)試方法

先調(diào)試放大電路的靜態(tài)工作點：先將LC諧振回路用短路線短路，則整體電路僅為放大電路。放大電路的調(diào)試僅調(diào)節(jié)靜態(tài)工作點即可。即通過調(diào)節(jié)RP的阻值，改變管子的靜態(tài)工作點，使其達到設計值（一般小功率振蕩電路，靜態(tài)ICQ=1～2mA）。

靜態(tài)調(diào)試完成后調(diào)試動態(tài)：即將原跨接在LC諧振回路的短路線去掉，通電后用示波器觀察振蕩波形。在LC回路元件參數(shù)選擇合理時，只要電路的靜態(tài)合適，接通電源后一般都能振蕩。

振蕩頻率的微調(diào)：振蕩頻率的微調(diào)一般通過改變電感量實現(xiàn)。如果使用無骨架電感，通過增減線圈匝數(shù)或改變匝間距離改變電感量;如果使用有磁芯電感，則通過調(diào)節(jié)磁芯與線圈的距離改變電感量;如果使用無磁芯有骨架電感，只能通過增減線圈匝數(shù)改變電感。

電路不起振可能是下列原因之一：

（1）電路的靜態(tài)工作點過低，或管子的β值太小

解決的方法分別是通過減小RP阻值來提高靜態(tài)工作點。這個工作可在用示波器觀察著振蕩波形的情況下微調(diào)RP阻值。

如果是管子β值太小引起的不起振，則應更換β值大一些的管子。一般β值在幾十以上就可，β值過高會使電路工作不穩(wěn)定。

（2）電路中LC回路的Q值太低

解決的辦法是增大L/C的數(shù)值，即在LC乘積為常數(shù)的情況下增大L/C的比值?；驕p小線圈的損耗電阻（改用線徑粗的絕緣漆包線繞制電感），或減小負載對諧振回路的影響。前兩個原因往往是LC回路設計時元件參數(shù)選擇的不十分合理。

（3）正反饋量過小或過大

解決的辦法是在保證總電容量基本不變的情況下，改變C3、C4的比值。C4對振蕩頻率的容抗越大，正反饋就越大。

4.小結(jié)

通過理論教學和實踐教學過程中得到的經(jīng)驗，對高頻調(diào)諧電路和高頻振蕩電路設計的設計方案，參數(shù)選擇方法和電路調(diào)試方法進行了總結(jié)，根據(jù)理論計算數(shù)據(jù)調(diào)試電路是教學的難點，也是把理論應用于實踐的關鍵，采用了上述教學方法能夠有效地解決學生在調(diào)試過程中出現(xiàn)的各種問題，提高學生的設計水平和能力。

參考文獻

[1]付家才.電子工程實踐技術[M].化學工業(yè)出版社，2003.

[2]戴伏生.基礎電子電路設計與實踐[M].國防工業(yè)出版社，2002.

[3]吳慎山.電子線路設計與實踐[M].電子工業(yè)出版社，2005.

[4]姚福安.電子電路設計與實踐[M].山東科學技術出版社，2005.

篇7

（1）線路檢查主要包括兩個方面：一是檢查線路連接是否正確，有無錯線、少線、多線，特別注意檢查電源、地線連接是否正確，可以通過對照設計電路圖進行核查，按照一定的順序逐級對應檢查，思路要清晰，避免漏查，可以在圖上將檢查過的線路進行標記。二是要注意一些元器件的連接是否正確，例如二極管和電解電容的極性是否接對，三極管和集成電路各引腳是否接對，還可以輕拔元器件，看焊點是否牢固等。

（2）通電觀察：將經(jīng)過準確測量的電源電壓接入電路，但先不接入信號源，觀察電路是否出現(xiàn)一些異常現(xiàn)象，比如冒煙、放電打火、聞到異味、輕觸元器件是否發(fā)燙等等，若有也切記不可驚慌，應該立即切斷電源，找出故障元器件，采用相關措施排除故障后再接入電源。然后再測試集成塊的電源引腳電壓值是否正常，確保電路可以正常通電。

（3）功能測試：先不接入信號源，對于模擬電路，主要測試電路的靜態(tài)工作點參數(shù)是否正常，比如放大器件能否正常工作在放大區(qū)；對于數(shù)字電路，主要測試各門電路輸入、輸出端的電平電壓值是否正常，以及邏輯關系是否正常；對于運算放大器，除了檢查正、負電源外，還要檢查調(diào)零電路，能否消除零點漂移的影響。然后在電路輸入端接入適當頻率和幅度的信號源，可以通過雙蹤示波器觀察輸入、輸出信號的波形形狀、信號幅值、相位關系、頻率、放大增益等相關參數(shù)，逐級進行測試。

（4）指標測試：經(jīng)過前幾個步驟的檢測，可以確定電路能夠正常工作，然后根據(jù)設計要求對相關技術指標進行測試。準確記錄測試數(shù)據(jù)，進行分析，得出結(jié)論，確定電路的技術參數(shù)是否合格，如果有需要，再進一步對電路參數(shù)做出合理的修正。

其次，調(diào)試方法主要有兩種：分塊調(diào)試法和整體調(diào)試法。

（1）分塊調(diào)試法：這種方法是把整體電路按照每部分的不同功能分成若干個模塊，然后對每個模塊的性能單獨進行調(diào)試。為了確保模塊分拆合理，調(diào)試順利，必須先熟悉電路工作原理，然后調(diào)試的時候最好按照信號的流向展開，一級一級的進行，逐步擴大調(diào)試范圍，最后將所有模塊的調(diào)試結(jié)果進行綜合測試，完成總調(diào)。另外，分塊調(diào)試可以是邊安裝邊調(diào)試，即每安裝完一個模塊就調(diào)試一個模塊，也可以將電路整體安裝完畢后，再進行分塊調(diào)試。分塊調(diào)試因為是在較小的模塊內(nèi)進行，所以比較容易發(fā)現(xiàn)問題，也便于解決，因此，這種方法比較適合新設計的電路。

（2）整體調(diào)試法：這種方法是把電路整體安裝完畢后，進行一次性總調(diào)，不單獨分塊調(diào)試。它適合于結(jié)構(gòu)比較簡單的電路，或者一些不能分塊調(diào)試的以及定型的產(chǎn)品。

最后，在調(diào)試過程中要注意的一些問題：

（1）在調(diào)試之前，應當先確定所用儀器的完好，并且熟悉它們的功能和使用方法，調(diào)試時應注意儀器的地線與被測試電路的地線是否連接好，避免因為儀器使用不當而做出錯誤的判斷。

（2）對于所使用的信號發(fā)生器、直流穩(wěn)壓電源、時鐘信號產(chǎn)生電路等等，要單獨進行調(diào)試，只有它們是可靠的才能保證電路的正常工作。

（3）調(diào)試發(fā)現(xiàn)問題需要更換元件，或者更改線路連接，切記一定要先切斷電源，雖然一些電源電壓值不足以對人體造成傷害，但不能保證連接過程中由于電路結(jié)構(gòu)改變可能對元件造成的損害，要確定連接無誤后再接入電源。

篇8

關鍵詞：電子線路；抗干擾；設計

中圖分類號：TM13 文獻標識碼：A 文章編號：1007-9416（2017）02-0245-01

在電子線路實際設計過程中，需要從多方面、系統(tǒng)化找尋電子線路各項抗干擾措施，正確在此領域少走彎路，節(jié)省勞力與時間，防止完成設計之后，因出現(xiàn)嚴重干擾或不合要求狀況，避免由此而對工作所產(chǎn)生的負面影響。干擾電子產(chǎn)品的各類因素主要有：（1）干擾源。即為干擾的信號、設備與元件，比如高頻電路、可控硅、電磁波、雷電、電機及繼電器等，這些均能成為干擾源；（2）傳播途徑。即為干擾自干擾源向敏感器件傳播的媒介或通路；（3）敏感器件。指易擾的對象，如弱信號放大器、數(shù)字Ic及單片機等。針對上述問題，需在設計原理圖及繪制電路板圖時，盡可能將干擾源抑制消除，將其傳播途徑徹底切斷，實現(xiàn)敏感器件相應抗干擾性能的提升。

1 原理圖設計的抗干擾技術

對于電子線路運行現(xiàn)場環(huán)境而言，以惡劣居多，易引發(fā)嚴重設備事故。至此，結(jié)合差模干擾特征方面所持有的差異性，選用適宜電路，能夠有效且符合實際需要的抑制差模干擾，選擇如下：（1）對于差模干擾頻率而言，如果其在有用信號頻率的兩側(cè)位置存在著，那么，可結(jié)合實際需要，選用帶通濾波器；（2）若差模干擾頻率接近于有用信號頻率，可用補償法；（3）差模干擾頻率在某個相對固定的頻率上，可選用帶阻濾波器；（4）若傳感器為開關型輸出，可設置閾值平，以此對低幅度差模所造成的干擾進行有效性抑制；（5）對于差模干擾相位而言，如果其與被測信號之間出現(xiàn)差別比較大的情況，可選用對被測信號相位進行測量的方法，完成電路設計。

2 選擇器件的抗干擾技術

通過合理化選擇器件，同樣能夠最大化減少干擾，特別是當前比較先進的數(shù)字邏輯器件，用此可產(chǎn)生非常有益的射頻能量：（1）在變換成邏輯狀態(tài)過程中，如若所選擇的元件具有比較小的輸入電流消耗。需注重的是，當具有最大的容性負載時，器件全部管腳同時進行邏輯切換，由此而產(chǎn)生出的最大尖峰電流，既不是非靜態(tài)電流，也不是平均電流。（2）選用與功能要求相符且具有較低速率的邏輯器件。雖然具有較低速率的器件，實現(xiàn)較為困難，但仍然需要盡可能避免為達成一般邏輯功能，而對亞納秒級器件進行盲目性運用。（3）在選擇接地管腳與電源時，需盡可能選擇位于封裝中央的，并且以處于相鄰狀態(tài)的邏輯器件為宜。（4）若所選擇器頂部有金屬芯或者是陶瓷外殼，需依據(jù)實際需要，選擇切實有效的接地散熱器。

3 PCB布線抗干擾設計

3.1 雙面與單面板布線的要點

（1）單面PCB。射頻返回電流僅有唯一概念層面的設計技術，此技術便是運用接地走線，另外，還能促使其在物理層面上，盡可能接近于高敏感信號的走線旁。無論是系統(tǒng)的電源，還是對應的接地返回電路，都需要著手平行布線，另外，對于可能有能量輸入至電源輸入開關的器件，需布置必要的去耦電容。如若采用接地設計及網(wǎng)格電源時，需指出的是，網(wǎng)格需盡量連接合并。如果不選用網(wǎng)格系統(tǒng)，對于此時的器件而言，其所產(chǎn)生的射頻環(huán)路電流，在無需任何方法輔助的狀況下，可能不好尋找一個阻抗較低并且與之相融的射頻返回路徑。（2）雙面PCB。多采用對稱排列器件，來替代射頻電流，形成返回路徑。對于電磁所持有的兼容性而言，采用雙層板，乃為一種實用型技術，能夠?qū)⒌妥杩孤窂教峁┙o射頻RF返回電流。

3.2 多層板的益處

（1）若多層或一層板子專用于接地與電源，便會形成固體絕緣層。（2）去耦結(jié)構(gòu)較好。（3）當電環(huán)路的面積出現(xiàn)相應減少時，其敏感度與差模輻射，同樣也會出現(xiàn)減少，另外，差模電流在其情況下，也會隨之減少，對于共模RF能量，能夠形成抑制。（4）對于電源返回路徑，以及信號的阻抗而言，其大小也會得到相應減小。

3.3 旁路與去耦

對于旁路與去耦能偶而言，其能夠有效的避免能量自一個電路單一性的傳送至另外一電路，以此來達到提升電源質(zhì)量的目的。其有三類電路，分別是器件、內(nèi)部電源連接及電源與接地層。針對去耦合來講，其對于從數(shù)字電路，切換成邏輯狀態(tài)，能夠有效規(guī)避，乃是一種切實有效的干擾手段。針對數(shù)字邏輯，通常情況下，其狀態(tài)有兩種，分別為“0”與“1”。

4 結(jié)語

總而言之，電子線路在運行中存在有諸多的干擾因素，這些因素會影響線路的正常運行，因此，采取有效的抗干擾設計方案，對于規(guī)避此狀況尤為重要。

參考文獻

篇9

關鍵詞：數(shù)字電路 EDA 設計系統(tǒng) 仿真

中圖分類號：TN79 文獻標識碼：A 文章編號：1007-9416（2015）03-0102-01

數(shù)字電路的發(fā)展經(jīng)過了電子管、半導體分立器件以及集成電等幾個階段，與模擬電路發(fā)展類似，到上世紀六十年代，數(shù)字電路逐漸發(fā)展成為了由雙極型工藝制成的小規(guī)模、中規(guī)模的邏輯器件。隨著計算機技術的不斷發(fā)展，微處理器的出現(xiàn)，到七十年代末，數(shù)字電路在性能上又發(fā)生了飛躍性的變化。

1 數(shù)字電路與EDA實驗設計系統(tǒng)

1.1 數(shù)字電路

數(shù)字電路即是以數(shù)字信號來對數(shù)字量進行運算的電路，包括算術運算與邏輯運算。由于數(shù)字電路同時具有邏輯運算與處理的功能，因此也被稱為邏輯電路，是由若干數(shù)字集成器件所構(gòu)成的。隨著數(shù)字電路中可編程邏輯器件PLD的出現(xiàn)，以及現(xiàn)場可編程門陣列FPGA的發(fā)展，數(shù)字電子技術規(guī)模不斷擴大，而在結(jié)合相應軟件后器件功能更加完善，使用更加靈活。

1.2 EDA實驗設計系統(tǒng)

EDA實驗設計系統(tǒng)即電子設計自動化，是一種用軟件設計方式對電子系統(tǒng)到硬件系統(tǒng)進行設計的新的實驗設計系統(tǒng)。該系統(tǒng)的設計載體為大規(guī)?？删幊踢壿嬈骷O計工具包括計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)設計與試驗系統(tǒng)開發(fā)軟件等。EDA實驗設計系統(tǒng)的應用實現(xiàn)了邏輯編譯、邏輯分割，以及邏輯綜合、化簡與優(yōu)化，同時也實現(xiàn)了邏輯布局與仿真，進而對特定的目標芯片進行適配編譯、邏輯映射、編程下載，最終形成集成電子系統(tǒng)。

2 數(shù)字電路及EDA的應用及意義

2.1 數(shù)字電路及EDA的應用

隨著數(shù)字電路的迅速發(fā)展，EDA在科研、教學、產(chǎn)品設計中的應用逐漸擴大，尤其是在教育領域，電子科技類高校幾乎都上設置了EDA 課程，包括EDA概念、原理的學習，以及VHDL 描述系統(tǒng)邏輯方法和EDA電子電路模擬仿真實驗的學習等等。高校教學中，可借助CPLD/ FPGA 器件進行課程設計、實驗教學、設計競賽與畢業(yè)設計等，進而提升實驗設備與設計電子系統(tǒng)的經(jīng)濟性、可靠性、快速性，使之容易實現(xiàn)，方便修改，更多的提供學生踐動手的機會，達到提高學生分析能力、思維能力、創(chuàng)新能力、動手能力以及設計開發(fā)能力。

通過電路模擬工具來完成對電路的設計、仿真與調(diào)試等應用，CPLD/ FPGA 器件的開發(fā)可直接應用到少量產(chǎn)品的芯片中，也能夠在具體的儀器設備中使用，同時也可以應用到大批量產(chǎn)品的芯片前期開發(fā)中，尤其是機電產(chǎn)品的改造與升級，能夠大幅度的提升產(chǎn)品的性能、質(zhì)量、技術含量等。

2.2 應用意義

首先，EDA實驗設計系統(tǒng)是現(xiàn)代電子設計的原動力。數(shù)字電路與EDA實驗設計系統(tǒng)技術的掌握，對廣大的高職學生、等學歷的電子工程師來說意義重大，并且勢在必行，只有與時俱進掌握EDA 技術，才能夠有效地提升設計效率，參與到世界電子工業(yè)市場競爭中來，得以長遠的發(fā)展。EDA實驗設計系統(tǒng)的發(fā)展是電子設計、電子產(chǎn)品發(fā)展，以及電子產(chǎn)業(yè)的一項技術革命，這對電子類課程教學也提出了更高的要求。理工科的高校都開設了此類課程，特別是對電子信息類專業(yè)的學生而言，在日常的教學過程、畢業(yè)設計等都可以借助CPLD/FPGA器件，使試驗設備具有高可靠性，設計出的電子系統(tǒng)經(jīng)濟快速。通過以上方面的訓練，學生的實踐動手能力乃至創(chuàng)新能力大大提升。

其次，EDA實驗設計系統(tǒng)能夠增加電子設計的核心競爭力。電子技術發(fā)展迅速，電子產(chǎn)品更新?lián)Q代時間很短，而EDA作為電子產(chǎn)品開發(fā)的原動力，掌握好該技術能夠增加電子設計的核心競爭力。EDA技術在科研、產(chǎn)品設計以及教學等方面都發(fā)揮著很大的作用。在產(chǎn)品設計方面，無論從微處理器到彩電音響等，EDA技術不單在前期的工作中如計算機模擬仿真等，也在電子設備研制與電路板制作等過程中有很大的作用。在科研方面，其目的是利用有效電路工具進行電路設計仿真，將某些元器件應用開發(fā)到儀器設備中，利用虛擬的儀器進行產(chǎn)品調(diào)試。在傳統(tǒng)的機電產(chǎn)品開發(fā)升級過程中，CPLD/FPGA的應用可提高傳統(tǒng)產(chǎn)品的性能，提高產(chǎn)品的市場競爭力。對于電子產(chǎn)品的研發(fā)而言，EDA技術是賦予產(chǎn)品的源源不斷的生命力，是現(xiàn)代電子設計核心所在。

3 結(jié)語

隨著電子技術全面的納入了EDA的范疇，而各學科也因電子自動界限變得更加模糊與相互包容，尤其體現(xiàn)在以下幾個方面：

（1）ASIC作為基于EDA實驗系統(tǒng)設計工具的設計標準單元，已經(jīng)在IP核模塊以及大規(guī)模的電子系統(tǒng)中得以運用；（2）硬件與軟件IP核在電子自動化行業(yè)不斷發(fā)展；（3）電子設計成果可能以自主知識產(chǎn)權的模式予以明確的表達和確認。

參考文獻

[1]謝良友.SZX數(shù)字電路實驗箱.湖南師范大學自然科學學報.第18卷第2期.1995.6.

[2]周仲.國產(chǎn)集成電路應用500例北京：電子工業(yè)出版社出版，1988.

篇10

關鍵詞： 數(shù)字電路設計； 現(xiàn)代數(shù)字邏輯設計方法； 數(shù)字電路教學改革； 轉(zhuǎn)換真值表

中圖分類號： TN710?34； TP302.1 文獻標識碼： A 文章編號： 1004?373X（2014）07?0139?04

Research on the necessity of change in digital circuit design method

based on CPLD/FPGA

SHUANG Kai， CAI Hong?ming

（College of Geophysics and Information Engineering， China University of Petroleum （Beijing）， Beijing 102249， China）

Abstract： Application of large?scale programmable logic device has brought great flexibility to digital system design. The introduction of standard logic design language has greatly changed the design method， design process and design concepts of traditional digital system. As a technical foundation teaching link in the university， it should be adjusted accordingly. The problems of the traditional design approach and advantages of modern logic design methods are compared through the combinational logic and sequential logic design examples. By contrast， the modern logic design techniques has replaced the traditional method of digital system design and become the mainstream of the digital circuit design， which is the inevitable trend of development of electronic technology.

Keyword： digital circuit design； modern digital logic design method； digital circuit teaching reform； conversion truth table

0 引 言

20世紀90年代，國際上電子和計算機技術較為先進的國家，一直在積極探索新的電子電路設計方法，并在設計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子技術設計領域，可編程邏輯器件（如CPLD、FPGA）的應用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設計帶來了極大的靈活性。這些器件可以通過類似軟件編程的方式對其硬件結(jié)構(gòu)和工作方式進行重構(gòu)，從而使硬件設計像軟件設計那樣方便快捷。這就極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設計方法、設計過程和設計觀念，促進了數(shù)字邏輯電路設計技術的迅速發(fā)展。本文通過幾個設計實例的對比闡述一個道理，隨著數(shù)字電路中先進設計方法的引入，高等學校中數(shù)字電子技術的教學內(nèi)容必須隨之得到改善，使之與技術進步相互適應[1?3]。

數(shù)字電路根據(jù)邏輯功能的特點，分成兩類，一類叫組合邏輯電路（簡稱組合電路），另一類是時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅取決于該時刻的輸入，與電路初態(tài)無關。而時序邏輯電路任意時刻的輸出不僅取決于當時的輸入信號，還取決于電路原來的狀態(tài)。本文從這兩方面就傳統(tǒng)手工設計存在的問題進行討論。

1 組合邏輯設計中傳統(tǒng)設計方法與可編程邏輯

設計方法的對比

列真值表，邏輯關系式，邏輯化簡是組合邏輯設計的幾個重要步驟。但這一經(jīng)典的組合邏輯設計步驟并不總是必須的。實現(xiàn)特定邏輯功能的邏輯電路也是多種多樣的。為了使邏輯電路的設計更簡潔，通過各種方法對邏輯表達式進行化簡是必要的。組合電路設計就是用最簡單的邏輯電路實現(xiàn)給定邏輯表達式。在滿足邏輯功能和技術要求基礎上，力求電路簡單、可靠。實現(xiàn)組合邏輯函數(shù)可采用基本門電路，也可采用中、大規(guī)模集成電路。

例1：三個人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定這一邏輯問題[4?5]。在“三人表決”問題中，將三個人的意見分別設置為邏輯變量A、B、C，只能有同意或不同意兩種意見。將表決結(jié)果設置為邏輯函數(shù)F，結(jié)果也只有“通過”與“不通過”兩種情況。

傳統(tǒng)的邏輯設計需要由下面的4個步驟完成：

（1） 列真值表

對于邏輯變量A、B、C，設同意為邏輯1，不同意為邏輯0。對于邏輯函數(shù)F，設表決通過為邏輯1，不通過為邏輯0。

根據(jù)“少數(shù)服從多數(shù)”的原則，將輸入變量不同取值組合與函數(shù)值間的對應關系列成表，得到函數(shù)的真值表如表1所示。

表1 例1的真值表（共有23=8行）

[A＼&B＼&C＼&F＼&0＼&0＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&0＼&1＼&1＼&1＼&1＼&0＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&]

（2） 列邏輯函數(shù)表達式

三人表決器的邏輯表達式為：

[F=ABC+ABC+ABC+ABC] （1）

設N為上式中的邏輯項數(shù)，這時，共有邏輯項[N=C23+C33=4]項。

（3） 邏輯化簡

三人表決器的邏輯表達式可化簡為：

[F=BC+AC+AB]

（4） 畫出邏輯電路圖如圖1所示。

盡管上面的分析看上去沒有錯誤，但上例中的“三人表決器”設計給學生一個誤導，好像按照上述的設計步驟就可以進行組合邏輯設計了?？梢酝茖В舯頉Q人數(shù)用[p]來表示，邏輯表達式的項數(shù)為[Np=k=p2+1pCkp，]其中[Ckp]為邏輯項的組合數(shù)。以[p=7]為例，這時表1中的表項為27=128項，式（1）中的邏輯項數(shù)N變?yōu)閇N7=C47+C57+C67+C77=64]。

圖1 例1的邏輯圖

顯然，隨著表決者數(shù)量的增加，邏輯項數(shù)急劇增加，真值表不易繪制，邏輯公式無法手工書寫，邏輯化簡也非常困難。

多數(shù)表決器的邏輯公式由于過多的項數(shù)不易采用公式法化簡。如果采用卡諾圖化簡法也會因輸入變量過多而導致傳統(tǒng)化簡方法失效。

標準邏輯設計語言的出現(xiàn)給大規(guī)模邏輯設計帶來了新的希望。硬件描述語言（HDL）的采用可以使設計者的精力集中于所設計的邏輯本身，不必過多的考慮如何實現(xiàn)這個邏輯以及需要用哪些定型的邏輯模塊。這在以往中小規(guī)模集成電路邏輯設計與大規(guī)模可編程邏輯設計方法上產(chǎn)生了本質(zhì)的差別。Verilog是一種以文本形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。在此，用Verilog設計一個“七人表決”邏輯，以考察采用現(xiàn)代邏輯設計方法較傳統(tǒng)設計方法的優(yōu)勢。

在表決器的設計中，關鍵是對輸入變量中為1的表決結(jié)果進行計數(shù)，如果把全部的邏輯狀態(tài)列表分析，勢必存在冗余的設計資源。根據(jù)多數(shù)表決的性質(zhì)，考慮采用加法邏輯來統(tǒng)計表決結(jié)果，之后再判決加法器輸出中1的個數(shù)即可實現(xiàn)該邏輯。Verilog設計如圖2所示。

圖2 七人表決的Verilog邏輯

在“七人表決”邏輯中，不再專注于每個邏輯變量狀態(tài)的變化，只抓住關鍵問題多數(shù)表決有效，并用條件操作符“？”設計出所需的Verilog行為邏輯，剩下的實現(xiàn)問題交由計算機綜合（synthesis）?？梢钥吹剑捎脴藴驶挠布枋稣Z言，能有效地避開以往組合邏輯設計中逐一考察每個輸入邏輯狀態(tài)所帶來的邏輯狀態(tài)分析的爆炸，從而可以用較短的設計時間得到正確的邏輯輸出。眾所周知，加法器、比較器都是傳統(tǒng)的組合邏輯教學內(nèi)容，但以往的教學中由于采用手工分析方法，很難把這些不同的邏輯設計內(nèi)容綜合考慮進來。筆者認為，現(xiàn)代邏輯設計方法的引入將逐漸轉(zhuǎn)化人們對傳統(tǒng)邏輯設計中的關注點，勢必引起邏輯設計教學方法的更新。有必要加大邏輯功能綜合設計的內(nèi)容，減少元器件級邏輯單元選型在教學中的比例。

2 時序邏輯設計中傳統(tǒng)設計方法與現(xiàn)代可編程

邏輯設計方法的對比

數(shù)字電路的另一類設計內(nèi)容是時序邏輯設計。時序邏輯設計分為同步與異步時序邏輯設計。一般地，同步時序邏輯設計的難度要高于異步時序邏輯。因此，也在時序邏輯電路設計上占有較多的學時。如果在教學改革中僅把可編程邏輯設計作為傳統(tǒng)時序邏輯設計內(nèi)容的補充，不但不能使學生體會到先進的計算機輔助邏輯設計所帶來的便捷，還可能使學生按照傳統(tǒng)的手工時序邏輯設計步驟去理解可編程時序邏輯，導致時序邏輯設計的復雜化，增加邏輯驗證的成本。因此，有必要探討傳統(tǒng)設計方法與現(xiàn)代邏輯設計方法之間的差別。下面根據(jù)一個典型的時序邏輯設計來說明。

例2：試設計一個序列編碼檢測器[6?7]，當檢測到輸入信號出現(xiàn)110序列時，電路輸出1，否則輸出0。

這個序列編碼檢測器如果按照傳統(tǒng)的時序設計步驟，將會異常繁瑣：

（1） 由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表

從給定的邏輯功能可知，電路有一個輸入信號A和一個輸出信號Y，電路功能是對輸入信號A的編碼序列進行檢測，一旦檢測到信號A出現(xiàn)連續(xù)編碼為110的序列時，輸出為1，檢測到其他編碼序列時，輸出為0。

設電路的初始狀態(tài)為a，如圖3中箭頭所指。在此狀態(tài)下，電路輸出[Y=0，]這時可能的輸入有[A=0]和[A=1]兩種情況。當CP脈沖相應邊沿到來時，若[A=0，]則是收到0，應保持在狀態(tài)a不變；若[A=1，]則轉(zhuǎn)向狀態(tài)[b，]表示電路收到一個1。當在狀態(tài)[b]時，若輸入[A=0，]則表明連續(xù)輸入編碼為10，不是110，則應回到初始狀態(tài)[a，]重新開始檢測；若[A=1，]則進入狀態(tài)[c，]表示已連續(xù)收到兩個1。在狀態(tài)[c]時，若A=0，表明已收到序列編碼110，則輸出[Y=1，]并進入狀態(tài)d；若[A=1，]則收到的編碼為111，應保持在狀態(tài)[c]不變，看下一個編碼輸入是否為[A=0；]由于尚未收到最后的0，故輸出仍為0。在狀態(tài)[d，]若輸入[A=0，]則應回到狀態(tài)[a，]重新開始檢測；若[A=1，]電路應轉(zhuǎn)向狀態(tài)[b，]表示在收到110之后又重新收到一個1，已進入下一輪檢測；在[d]狀態(tài)下，無論[A]為何值，輸出[Y]均為0。根據(jù)上述分析，可以得出如圖3所示的原始狀態(tài)圖和表2所示的原始狀態(tài)表。

圖3 例2的原始狀態(tài)圖

表2 例2的原始狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

[d]＼&[d1]

[a/0]＼&[c/0]

[b/0]＼&]

（2） 狀態(tài)化簡

觀察表2現(xiàn)態(tài)欄中[a]和[d]兩行可以看出，當[A=0]和[A=1]時，分別具有相同的次態(tài)[a、][b]及相同的輸出0，因此，[a]和[d]是等價狀態(tài)，可以合并。最后得到化簡后的狀態(tài)表，見表3。

表3 例2經(jīng)化簡的狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

＼&[a1]

＼&[c/0]

＼&]

（3） 狀態(tài)分配

化簡后的狀態(tài)有三個，可以用2位二進制代碼組合（00，01，10，11）中的任意三個代碼表示，用兩個觸發(fā)器組成電路。觀察表3，當輸入信號A=1時，有abc的變化順序，當A=0時，又存在ca的變化。綜合兩方面考慮，這里采取00011100的變化順序，會使其中的組合電路相對簡單。于是，令a=00，b=01，c=11，得到狀態(tài)分配后的狀態(tài)圖，如圖4所示。

圖4 例2狀態(tài)分配后的狀態(tài)圖

（4） 選擇觸發(fā)器類型

這里選用邏輯功能較強的JK觸發(fā)器可以得到較簡化的組合電路。

（5） 確定激勵方程組和輸出方程組

用JK觸發(fā)器設計時序電路時，電路的激勵方程需要間接導出。表4所示的JK觸發(fā)器特性表提供了在不同現(xiàn)態(tài)和輸入條件下所對應的次態(tài)。而在時序電路設計時，狀態(tài)表已列出現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關系，希望推導出觸發(fā)器的激勵條件。所以需將特性表做適當變換，以給定的狀態(tài)轉(zhuǎn)換為條件，列出所需求的輸入信號，稱為激勵表。根據(jù)表4建立的JK觸發(fā)器激勵表如表5所示。表中的[x]表示其邏輯值與該行的狀態(tài)轉(zhuǎn)換無關。

表4 JK觸發(fā)器特性表

[[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&]

表5 JK觸發(fā)器的激勵表

[[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&0＼&0＼&0＼&[x]＼&1＼&0＼&[x]＼&1＼&0＼&1＼&1＼&[x]＼&1＼&1＼&[x]＼&0＼&]

根據(jù)圖4和表5可以列出狀態(tài)轉(zhuǎn)換真值表及兩個觸發(fā)器所要求的激勵信號，見表6。

表6 例2的狀態(tài)轉(zhuǎn)換真值表及激勵信號

[[Qn1]＼&[Qn0]＼&[A]＼&[Qn+11]＼&[Qn+10]＼&[Y]＼& 激勵信號＼&[J1]＼&[K1]＼&[J0]＼&[K0]＼&0＼&0＼&0＼&0＼&0＼&0＼&0＼&[x]＼&0＼&[x]＼&0＼&0＼&1＼&0＼&1＼&0＼&0＼&[x]＼&1＼&[x]＼&0＼&1＼&0＼&0＼&0＼&0＼&0＼&[x]＼&[x]＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&[x]＼&[x]＼&0＼&1＼&1＼&0＼&0＼&0＼&1＼&[x]＼&1＼&[x]＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&[x]＼&0＼&[x]＼&0＼&]

據(jù)此，分別畫出兩個觸發(fā)器的輸入J、K和電路輸出Y的卡諾圖，如圖5所示。圖中，不使用的狀態(tài)均以無關項x填入。

圖5 激勵信號及輸出信號的卡諾圖

化簡后得到激勵方程組和輸出方程。

[J1=Q0AK1=AJ0=AK0=AY=Q1A]

（6） 畫出邏輯圖，并檢查自啟動能力

根據(jù)激勵方程組和輸出方程畫出邏輯圖，如圖6所示。

圖6 例2的邏輯圖

如果發(fā)現(xiàn)所設計的電路不能自啟動，還應修改設計，直到能自啟動為止。

由上面所列舉的設計方法可以想見，繼續(xù)增加檢測位數(shù)會使邏輯設計更加復雜。

從上例可以看到，傳統(tǒng)的時序邏輯設計方法盡管可以用來實現(xiàn)時序邏輯的設計，但設計步驟不僅復雜且需要設計者大費周折?？梢灶A見，使用傳統(tǒng)的時序邏輯設計方法設計復雜時序電路的難度很大。那么，采用什么方法才能使教學與現(xiàn)代邏輯設計技術接軌呢？

時序電路也被稱為有限狀態(tài)機（FSM）[6，8]，因為它們的功能行為可以用有限的狀態(tài)個數(shù)來表示。在與可編程邏輯設計的對比分析中，這里采用FSM設計這個序列檢測器。

根據(jù)圖3的狀態(tài)轉(zhuǎn)換圖（采用圖4中化簡的狀態(tài)轉(zhuǎn)換圖亦可），給邏輯狀態(tài)[a，b，c，d]分別分配以Gray編碼（00，01，11，10）。之所以采用Gray編碼方法，是可以省掉序列檢測中的計數(shù)檢測。序列檢測器的FSM邏輯如圖7所示。經(jīng)仿真驗證，符合設計要求。

圖7 例2的FSM實現(xiàn)

從上面的對比可以看出，傳統(tǒng)時序邏輯設計以人工邏輯分析為基礎，現(xiàn)有邏輯器件為基礎構(gòu)件，歷經(jīng)基本邏輯方程轉(zhuǎn)換及最后的狀態(tài)驗證等多個環(huán)節(jié)，設計周期長，僅適合設計小規(guī)模、時序簡單的邏輯單元[9]；現(xiàn)代標準邏輯設計語言的設計方法以邏輯狀態(tài)轉(zhuǎn)換本身為要點，從邏輯門與觸發(fā)器級邏輯設計上升的行為邏輯設計，更易于用來設計復雜的現(xiàn)代大規(guī)模時序邏輯。

3 結(jié) 論

現(xiàn)代邏輯設計方法的引入將逐漸轉(zhuǎn)化人們對傳統(tǒng)邏輯設計的關注點，大學基礎教學中邏輯電路的設計方法也應隨著這一技術的引入更新它的內(nèi)容，改變傳統(tǒng)邏輯設計占主導地位的現(xiàn)狀?？梢灶A見，大規(guī)?？删幊踢壿嬈骷囊雽母旧细淖償?shù)字電子技術的教學模式。現(xiàn)代邏輯設計概念的引入，減少手工邏輯設計方法的比重、增加現(xiàn)代數(shù)字電路設計方法，注重基本概念的靈活運用都是數(shù)字電路教學改革的選題。廣泛開展現(xiàn)代邏輯設計方法的研究，勢必帶來邏輯設計方法教學的變革。對于高等學校的教師來說，做好改革的思想準備已經(jīng)是刻不容緩的了。

參考文獻

[1] 鮑家元，毛文林.數(shù)字邏輯[M].北京：高等教育出版社，2002.

[2] 呂樂，楊愛琴.談《數(shù)字電路與邏輯設計》課程教學改革[J].中國成人教育，2008（3）：125?127.

[3] 李小珉，葉曉慧.深化《數(shù)字電路與邏輯設計》課程改革[J].長江大學學報：自科版，2004，1（4）：124?125.

[4] 侯建軍，路而紅，熊華剛，等.數(shù)字電子技術基礎[M].2版.北京：高等教育出版社，2007.

[5] 易亞軍.《數(shù)字電子技術》教學研究[J].教育研究，2008（6）：121?122.

[6] 康華光，鄒壽彬，秦臻.電子技術基礎：數(shù)字部分[M].5版.北京：高等教育出版社，2006.

[7] 鄧水先.《數(shù)字邏輯電路》課程的教改探索[J].職業(yè)教育研究，2008（8）：68?69.